第4-1工艺可靠性设计

第4章印刷电路板的可靠性设计1本章概要基本概念PCB布局PCB布线PCB热设计其它等效于连线、电缆、接插件半导体器件天线传输线接收机/发射机4.1概念

PCB上的干扰源

GNDISignalRadiatedEmissionGNDWirePCBI/OCable1cmGNDPlaneorGrid共模辐射(单极型)差模辐射(环路型)PCB4.1基本概念

差模辐射与共模辐射

4.2基本概念

干扰与被干扰

产生干扰的器件被干扰的器件4.2PCB布局

按功能分块

模拟电路区:怕干扰数字电路区:既怕干扰，又产生干扰电源电路区:产生较大干扰接口电路区:产生较小干扰滤波与屏蔽区:抑制干扰4.2PCB布局

按信号类型分块

4.2PCB布局

按工作频率分块

ConnectorConnectorConnectorConnectorCableCableCableCableHigh-speedcomponentsMedium-speedcomponentsSlow-speedcomponents方案1：高速电路引线较短方案2：高速电路对外辐射较弱多层板>双面板>单面板，可缩短引线，加强屏蔽（4层板比双面板噪声低20dB，6层板比4层板噪声低10dB），但成本上升速度最快的关键信号层靠近接地面，对干扰不敏感的非关键信号层靠近电源面电源面与接地层相邻，以产生一个整板面积的大的电源滤波电容。对介电常数4.7、厚度0.1mm、面积10cm见方的玻璃环氧树脂板，电容约为4000pF4.2PCB布局

分层方法(1)

4.2PCB布局

分层方法(2)

四层板六层板4.2PCB布局

接地面的作用

CircuitComponentOVTrackSignalTrackInsulationMaterialDoublesidedBoardCircuitComponentInsulation

MaterialCopperGroundPlaneBoard:20-30dBbetterSignalTrackCopperGround

Plane(OV)不同的电路区使用不同的接地岛，且电源线、地线分别引出，最好使用不同的LC滤波器4.2PCB布局

接地面的分割

4.2PCB布局

接地面的完整性

接地面上尽量少开通孔，空隙也要尽可能地少，以避免增加接地阻抗I/O驱动器件、功率放大器件尽量靠近印刷板的边，靠近引出接插件，使信号尽早引出或引入石英晶体振荡器外壳要接地，位置要尽量靠近时钟驱动器时钟线要尽量短，且不要引得到处都是。时钟产生器（频率最高处）尽量靠近用到该时钟的器件（如CPU时钟输入端）元器件尽量按电路图顺序紧凑排列，以缩短引线多级放大器成直线排列，输入级与输出级尽量远离对称（差分，桥式）电路的元器件尽量对称排列，使分布参数对称电压、电流差别大的器件尽量远离，以避免产生干扰甚至打火大而重的元器件应安放在PCB固定支架附近，以提高PCB的固有频率及增加防振能力高速线的串联电阻尽量靠近线的驱动端，而非接收端4.2PCB布局

其它布局规则

单点接地、单点接电源线（避免电源环路和地线环路）电源滤波与电源去耦4.2PCB布局

设计实例

每个VLSI芯片的GND与VDD间应接去耦电容去耦电容的位置应尽量靠近芯片，而且芯片与去耦电容之间的线应尽量短而粗4.2PCB布局去耦电容(1)去耦电容应接在同一芯片的电源线与地线之间去耦电容最好与高速芯片处于同一PCB层中4.2PCB布局去耦电容(2)尽量缩短电容引线，以减少引线电感4.2PCB布局去耦电容(3)4.2PCB布局去耦电容(4)远离易出现高温或者高耗能的器件（大电阻、散热器等）远离易出现高压、高频和浪涌干扰的设备（电动机、变压器等）远离易积累灰尘、异物的区域远离易形成静电的地方（如操作人员可直接触摸到的地方，金属物体等）发热量大的器件尽可能靠近容易散热的表面尽量减少连线、接触点的数目（尽量不采用IC座，尽量采用SMT）4.2PCB布局

微电子器件在整机中的位置

厚度：太厚易形成线间干扰，太薄则易引起擦伤和刻蚀宽度：尽量大，取决于载流量、温升和电压降，一般PCB导线的工作温度<85℃长度：尽量短，以减少走线电阻与电感，特别是时钟振荡电路、快速开关电路和大电流支路间距：尽量大，以减少串扰4.3PCB布线

走线尺寸

4.3PCB布线

走线电感与尺寸的关系

实例减少走线电感的方法走线短而粗采用整层接地面采用多个接地孔缩短PCB板的配线长度每个过孔有1-4nH的寄生电感和0.3-0.8pF的寄生电容，所以越少越好高速信号通道上，过孔应尽可能的少，速度最高的时钟线上最好无过孔对于高速的并行线（如地址和数据线），每根信号线的过孔数最好一样4.3PCB布线

过孔(Via)接地面上通孔的布置应使回流通路尽可能地短4.3PCB布线

拐角(Turn)走线避免急剧的弯曲和尖角，以避免电场集中和高频信号发射高速走线的尖锐拐角会导致线特征阻抗的突然变化，造成信号的不期望的反射圆弧角>45度角>90度角，拐角规则如下右任何信号线都不要形成环路，如不可避免，环路面积应尽量小，以防电磁发射4.3PCB布线

环路(Loop)4.3PCB布线

如何减少环路面积(1)4.3PCB布线

如何减少环路面积(2)电源线紧靠地线，使电源线与地线形成的环路面积最小4.3PCB布线

如何减少环路面积(3)并联导线应合并4.3PCB布线

如何减少环路面积(4)较差较好多条电源及地线应连接成网络状不要出现悬浮的导电岛，若为散热与屏蔽，应接地大面积铜箔镂空成栅条状，可以提高附着力（否则铜箔受热可能膨胀脱落），但需均匀分布4.3PCB布线

导电岛(Island)

所有元件应尽量紧靠在一起，不要过于分散相互之间连线较多的元件要靠在一起（如I/O器件与I/O连接器之间）从线路板中心馈送电源或信号，而不要从边缘（特别是正方形PCB板）引入4.3PCB布线

如何使导线尽量短

4.3PCB布线

高频线加缓冲器电源线尽量靠近地线，以加强电源线与地线间的电容耦合电源线与地线要么并排平行地放在PCB的同一层上，要么放在相邻的两层电源线与地线之间接入旁路电容，旁路电容的间距不能大于8cm

电源线、地线要尽量的粗，大于正常线宽3倍以上必要时，电源线、地线上可加用铜线绕制铁氧体而成的高频扼流器件阻断高频噪声的传导将PCB的空余部分全部填以地线4.3PCB布线

电源线与地线

NoisyAnalogDigital4.3PCB布线

地线网络

所有信号线与地线的间距不要超过13mm

对于特别敏感且较长的信号线，应每隔一定间隔与其地线对调公共地线布置在PCB板边缘，与边缘的间距不小于板厚地平面和地线必须连成网格状.在任意一个方向上,垂直地线与水平地线至少每隔6cm连接一次(双面板则搁一个过孔)PCB上的非绝缘机壳地线必须与其它走线相距至少2.2mm

机壳地线的长度不应超过其宽度的五倍使未绝缘的电路与操作人员可触摸到的PCB区域或未接地的金属物体相隔至少2cm以上避免上下相邻两层的走线方向相同，甚至有走线正好上下重迭在一起，因为这种串扰比同层相邻走线的情形还大。4.3PCB布线

信号线与地线

信号线与地线实例1网状地线：高频数字电路梳状地线：低频模拟电路数模混合电路地线布局信号线与地线实例2载体性质不同的信号线（如输入线与输出线）不宜平行及相邻，以减少串扰，如必须平行，最好加线间地线关键的信号线尽量短，尽量粗，并在两边加上保护地线尽量不要使用IC插座，把IC直接焊在印刷板上，因IC座有较大的分布电容时钟电路通常是最主要的发射源。时钟走线尽量短，最好无过孔时钟区周围环以地线，下面不要走线时钟区垂直于I/O线比平行于I/O线干扰小。时钟线要远离I/O线印刷板过大、或信号线频率过高，使得线上的延迟时间大于等于信号上升时间时，该线要按传输线处理，要加终端匹配电阻噪声敏感线不要与高速线、大电流线平行弱信号引出线、高频、大功率引出电缆要加屏蔽。引出线与地线要绞起来

信号线与时钟区尽量缩短高频电路的连线（特别是时钟线）减少短截线（在高速通道上可能成为辐射天线）对于敏感元件和I/O端口使用保护环和填充地（保护环单点接地）4.3PCB布线

如何降低空间辐射(1)4.3PCB布线

如何降低空间辐射(2)尽可能选用信号斜率(slewrate)较慢的器件，以降低信号所产生的高频成分高频器件摆放的位置不要太靠近对外的连接器对高速信号要进行阻抗匹配，以减少高频的反射与辐射在各器件的电源管脚放置足够与适当的去耦合电容以缓和电源层和地层上的噪声对外的连接器附近的地可与地层做适当分割，并将连接器的地就近接到机箱地电源层比地层内缩20H，H为电源层与地层之间的距离。电源平面不能重叠，应用公共地线隔离（防止系统噪声与电源耦合）不同层的布线尽可能正交或大角度交叉，以防线间寄生耦合电源去耦元件应尽量靠近IC的电源线4.3PCB布线

设计技巧2高输入阻抗放大器的输入端应加隔离环，以防漏电引起的噪声与漂移（注意隔离环接的节点不同）闲置不用的运放正输入端接地，负输入端接输出4.3PCB布线

放大器的输入保护4.3PCB布线