西安邮电大学集成电路版图设计chapter1 绪论课件

CMOS集成电路版图邓军勇djy@.c-概念、方法与工具2023/2/31内容版图工程师的职责课程安排授课安排实验安排上课2023/2/32版图工程师的职责通过EDA设计工具，进行集成电路后端的版图设计和验证，最终产生送交供集成电路制造用的GDSII数据。

反向分析版图设计foundry的版图单元库根据实际项目要求设计电路版图{设计高层次版图设计版图单元库2023/2/33反向分析实例2023/2/34反向分析实例2023/2/35正向版图设计top2023/2/36正向版图设计2023/2/37数字IC设计的简单流程侧重版图LogicDesignLogicSynthesisFloorplanPlace&RouteGDSIIDRC+LVSFINALGDSIIDigitalCellLibrariesTimingCheckTimingCheckNetlist2023/2/38逻辑综合使用的单元库library(smic18_tt){delay_model:table_lookup;in_place_swap_mode:match_footprint;time_unit:"1ns";voltage_unit:"1V";current_unit:"1uA";pulling_resistance_unit:"1kohm";leakage_power_unit:"1nW";capacitive_load_unit(1,pf);nom_process:1;nom_voltage:1.8;nom_temperature:25;……cell(AND2HD1X){area:13.306;cell_leakage_power:0.0512749;cell_footprint:and2;pin(A){direction:input;capacitance:0.00304538;rise_capacitance:0.00294971;fall_capacitance:0.00304538;}pin(B){direction:input;capacitance:0.00325375;rise_capacitance:0.00320935;fall_capacitance:0.00325375;}pin(Z){direction:output;capacitance:0;rise_capacitance:0;fall_capacitance:0;max_capacitance:0.339106;function:"A&B";timing(){related_pin:"A";timing_sense:positive_unate;cell_rise(delay_template_6x6){Index_1("0.001,0.02,0.14,0.3,0.4,0.6");index_2("0.035081,0.070236,0.5616,1.20947,1.61987,2.44");values(\"0.076805,0.081402,0.106231,0.0976,0.090606,0.059221",\"0.143982,0.146638,0.175056,0.174726,0.16746,0.143956",\}详细内容2023/2/39逻辑设计moduletop_v3(rst_n,cs_n,clk,cpu_wr,cpu_rd,cpu_addr,datain,dataout); inputrst_n,clk,cpu_wr,cpu_rd,cs_n; input[2:0]cpu_addr; input[31:0]datain; output[31:0]dataout;//-------------------------------存储器接口

wiresel_x,sel_y,sel_m,sel_c,sel_s,sel_clr; reg[31:0]dataout; regclr_oe; assignsel_x=(cpu_addr==3'b000)&!cs_n; //x always@(posedgecpu_wrornegedgerst_start) begin if(!rst_start) start<=1'h0; elseif(sel_c) start<=datain[7];//start end s_register_news(.datain(mm_out),.dataout(s_out),.rst_n(rst_n), .en_wr(ctro1),.cpu_rd(cpu_rd),.clk(clk),.out_enb(out_enb), //delclr_n .syn_start(syn_start),.sel_s(sel_s),.clr_oe(clr_oe));//star endmodule2023/2/310网表片段modulebody(ai,bi,ci,si,ctri,ao,bo,co,so,ctro,rst_n,clk,mi,ssi,mo,sso);inputai,bi,ci,si,ctri,rst_n,clk,mi,ssi;outputao,bo,co,so,ctro,mo,sso;MX2X1U14(.S0(ctro),.B(n34),.A(n23),.Y(n30));OAI21X1U15(.A0(ssi),.A1(n19),.B0(n32),.Y(n31));OAI21X1U16(.A0(n20),.A1(n22),.B0(n24),.Y(n27));……AOI21X1U21(.A0(n30),.A1(n31),.B0(n21),.Y(fas));NAND2X1U23(.A(n20),.B(n22),.Y(n24));……AOI21X1U26(.A0(n27),.A1(n28),.B0(n35),.Y(fas1));CLKINVX4U27(.A(ci),.Y(n28));……DFFRX1multi_body1_ao_reg(.D(multi_body1_ao1),.CK(clk),.RN(rst_n),.Q(ao));……AND2X2U28(.A(sub_body1_mux1),.B(mi),.Y(n19)););endmodule详细内容2023/2/311驱动强度和缓冲单元1X22X44X82023/2/312时钟树的综合2023/2/313版图设计过程平面布局Floorplanning

功能块布局门的分组模块级的连接关系使用飞线时序检查2023/2/314功能块布局FPUMPURAMROM2023/2/315使用飞线（鼠窝）341234122023/2/316模块级的连接关系FPUMPURAMROM2023/2/317时序检查LogicDesignLogicSynthesisFloorplanTimingCheck2023/2/318布局布线布局时序驱动版图设计I/O驱动器布线供电网络时钟网络其他的关键网络手工参与2023/2/319验证设计验证——完成高层次版图物理验证DRC和LVS2023/2/320版图工程师应掌握的知识电路设计的基础知识集成电路制造工艺对空间和版图规划拥有直觉和想象能力熟练使用EDA工具仿真工具SPICETanner系列或VirtuosoFamily或SpringSoftLakerRETURN1.HSpiceAvanti/MetasoftMainframe&workstation2.PSpiceMicrosimPC3.Is-SpiceIntusoftPC4.SBT-SpiceSiliconworkstation5.IG-SpiceABPC6.I-SpiceNCSSPC7.HsimNassdaPC&Workstation8LexsimNassdaPC&Workstation9.Star-HspiceAvant!PC&Workstation10.Star-SimAvant!PC&Workstation11.SpectreCadenceWorkstation12.SmartSpice、支持混合仿真的Smash13.Nanospice14.T-spiceofTanner15.superspiceofansoft2023/2/321课程安排RETURN教材CMOS集成电路版图——概念、方法与工具

【加】DanClein著邓红辉王晓蕾耿罗峰等译参考教材集成电路掩膜设计

ChristopherSaint/JudySaint著集成电路版图基础

ChristopherSaint/JudySaint著2023/2/322第一章绪论1.1专业历史1.2什么是版图设计1.3IC设计流程2023/2/3231.1专业历史最初，IC版图设计是在一种称为Malyer的特殊纸张上绘制的，耗时费力，同时掩膜对精确性要求很高。第一个平台是CALMA公司定制的，大型计算机，针对PCB和IC的专用软件。硬件上的最大变革是运行UNIX系统的工作站的出现，以及运行Linux的PC。软件的突飞猛进。Cadence、Synopsys、Mentor等国际著名的EDA供应商。2023/2/3241.1专业历史（续）版图综合：版图通过“代码”生成，替代了手工绘制多边形的传统方法。版图移植：通过映射和尖端压缩技术，实现版图从一种设计规则到另一种设计规则。版图验证：Tape-out之前的各种检查逐渐自动化电路综合：Synthesis布局布线：完成对上百万个单元的实例布局，并实现连接最小化和电路性能最优化。2023/2/3251.2什么是版图设计定义：版图设计是创建工程制图（网表）的精确的物理描述的过程，而这一物理描述遵守由制造工艺、设计流程以及通过仿真显示为可行的性能要求所带来的一系列约束。2023/2/3261.2什么是版图设计（续）定义：版图设计是创建工程制图（网表）的精确的物理描述的过程，而这一物理描述遵守由制造工艺、设计流程以及通过仿真显示为可行的性能要求所带来的一系列约束。2023/2/3271.2什么是版图设计（续）2023/2/3281.3IC设计流程市场IDEA结构定义系统仿真/设计电路仿真/设计版图设计原型&测试量产2023/2/329定制设计与基于标准单元设计的对比2023/2/330设计流程举例Register_X←A+B五位的可逆计数器2023/2/331设计流程举例初始概念在电路设计中，许多场合都需要可逆计数器。可逆计数器是数字锁相环中数字滤波器的关键部分计数速度1.25GHz0.18umCMOS2023/2/332设计流程举例CBIC的方法：按照可综合规则编写标准的Verilog代码进行仿真和逻辑综合2023/2/333设计流程举例设定可综合Verilog代码的时序约束为：create_clock-period0.8-waveform[list00.4]nameclk[get_portsclk]set_clock_latency0.05[get_clocksclk]set_clock_transition0.02[get_clocksclk]即时钟周期为800ps，工作频率为1.25GHz，时钟上升、下降时间为20ps，时钟端口相对于时钟源的延时为50ps。综合结果

max_delay/setup('clk'group)

EndpointRequiredPathDelayActualPathDelaySlack-------------------------------------------------------------------------------------------count_reg[18]/TI0.751.02r-0.26(VIOLATED)

2023/2/334设计流程举例逻辑综合结果设定可综合Verilog代码的时序约束为：create_clock-period1.25-waveform[list00.4]nameclk[get_portsclk]set_clock_latency0.05[get_clocksclk]set_clock_transition0.02[get_clocksclk]即时钟周期为