配套第章存储器和可编程逻辑器件

第12章存储器和可编程逻辑器件数字逻辑器件分类：1〕标准产品：包括门、触发器、计数器、译码器、数据选择器等等中小规模数字电路。标准产品的特点是：批量大，本钱低，价格廉价，速度快。是数字系统传统设计中使用的主要逻辑器件。缺点是：器件密度低，所构成的数字系统规模大，印刷线路板走线复杂，焊点多，使电路的可靠性差，功耗大。2〕由软件配置的大规模集成电路：如微处理机、单片微型计算机等。12.1概述

这类电路的特点：器件密度高，逻辑功能可由软件配置，用它所构成的数字系统硬件规模小，系统灵活性高。缺点：工作速度不够高，另外，这类芯片一般要用多片标准集成电路构成外围电路才能工作。3〕专用集成电路〔ASIC)ApplicationSpecificIntegratedCircuitASIC是为满足一种或几种特定功能而设计制造的集成电路芯片，密度高，ASIC芯片能取代由假设干个中小规模电路组成的电路板，甚至一个完整的数字系统ASIC分类：ASIC属用户定制电路。〔CustomDesignIC).包括全定制和半定制两种。全定制〔FullcustomdesignIC):半导体生产厂家根据用户的特定要求专门设计并制造。特点：生产周期长，费用高，风险大。在大批量定型产品中使用。半定制〔Semi-customdesignIC):半导体生产厂家设计并制造出的标准的半成品芯片。半定制电路分类：㈠门阵列〔GateArray)在硅片上预先做好大量相同的根本单元电路，并把它整齐地排成阵列，这种半成品芯片称为母片。母片可由厂家大批量生产。当用户需制作满足特定要求的ASIC芯片时，可根据设计要求选择母片，由用户或厂家设计出连线幅员，再由器件生产厂家经过金属连线等简单工艺，制成成品电路。缺点：用户主动性差，使用不方便。特点：周期较短，本钱较低，风险小。㈡可编程逻辑器件(PLD)(ProgrammableLogicDevice)芯片上的电路和金属引线由半导体厂家做好，其逻辑功能由用户开发实现。特点：集成度高，速度快，灵活性好，可重复编程。电路设计方便，风险低。1.PLD器件的连接表示方法固定连接可编程连接不连接2.门电路表示法1AA1AAAA反向缓冲器ABC&FABC&F与门ABC≥1FABC≥1F或门3.阵列图1A1B1C&&&&D=BCE=AABBCC=0F=AABBCC=0G=112.2存储器存储器是一种通用大规模集成电路,用来存放程序和数据.存储器分类:1)只读存储器(ROM)2)随机存取存储器(RAM)ROM存放固定信息,只能读出信息,不能写入信息.当电源切断时,信息依然保存.1.ROM的结构......A0A1An-1地址译码器存储阵列2n×mW0W1W2n-1F0F1Fm-1字线位线地址线地址译码器为二进制译码器,即全译码结构.(地址线为n根,译码器输出为2n根字线,说明存储阵列中有2n个存储单元)2)存储阵列输出有m根位线,说明每个存储单元有m位,即一个字有m位二进制信息组成.每一位称为一个根本存储单元.3)存储器的容量定义为:字数×位数(2n×m).一个二极管ROM的例子A1A0F0F1F2F300010001100100110110010

1A11A0&&&&W0W1W2W3F0F1F2F3位线字线①W0~W3为地址译码器的输出Wi=mi(mi为地址码组成的最小项〕②当A1A0=00时，W0=1,F0F1F2F3=0100(一个字〕；当A1A0=01时，W1=1,F0F1F2F3=1001(一个字〕；当A1A0=10时，W2=1,F0F1F2F3=0110(一个字〕；当A1A0=11时，W3=1,F0F1F2F3=0010(一个字〕。③将地址输入和Fi之间的关系填入真值表得：地址数据A1A0F0F1F2F300010001100100110110010

F0=A1A0F1=A1A0+

A1A0F2=A1A0+A1A0F3=A1A0ROM实际是一种组合电路结构。④阵列图与阵列：表示译码器。或阵列：表示存储阵列。存储容量为：4×4地址数据A1A0F0F1F2F300010001100100110110010

1A11A0&&&&≥1≥1≥1≥1F0F1F2F3m0m1m2m32.可编程只读存储器用户可根据需要自行进行编程的存储器.1)PROM(ProgrammableRead-OnlyMemory)PROM为能进行一次编程的ROM，PROM的结构和ROM根本相同,只是在每个存储管上加一根易熔的金属丝接到相应的位线.位线字线当在该位上需要存0时,通过编程,烧断熔丝;当需存1时,保存熔丝.编程为一次性的,烧断的熔丝不能再接上.2)EPROM(ErasableProgrammableRead-OnlyMemory)EPROM为可擦除、可重新编程的只读存储器.擦除用专用的紫外线灯照射芯片上的受光窗口.EPROM器件的根本存储单元采用浮栅雪崩注入MOS管(简称FAMOS管)电路.FAMOSVDDDS字线位线原始状态的浮栅不带电荷,FAMOS管不导通,位线上为高电平.当FAMOS管的源极S与衬底接地电位,漏极接高电位(较大)时,漏极的PN结反向击穿产生雪崩现象,使FAMOS导通.位线为低电位.如用紫外线或者X射线照射FAMOS管,可使栅极放电,FAMOS恢复到截止状态.一个EPROM芯片：Intel2716VCCVPPOECEGND1121324CE是片使能端；OE是数据输出使能端；VPP是编程写入电源输入端。容量：2K×8位受光窗口工作方式读出未选中待机编程禁止编程校验读出CEOEVPP数据线D7~D0的状态00+5V读出的数据×1+5V高阻1×+5V高阻1+25V写入的数据01+25V高阻00+25V读出校验数据2716工作方式3〕E2PROM(电可擦可编程只读存储器〕特点：①编程和擦除均由电完成；②既可整片擦除，也可使某些存储单元单独擦除；③重复编程次数大大高于EPROM.3.PROM的应用1)实现组合逻辑函数用PROM实现组合逻辑函数,实际上是利用PROM中的最小项,通过或阵列编程,到达设计目的.F1(A,B,C)=Σm(1,5,6,7)F2(A,B,C)=Σm(0,1,3,6,7)F3(A,B,C)=Σm(3,4,5,6,7)例:用PROM实现逻辑函数:1A&&&&≥1≥1≥1F1F2F31B1C&&&&m0m1m2m3m4m5m6m72)存放数据表和函数表:例如三角函数、对数、乘法等表格。3〕存放调试好的程序。*2〕、3〕是PROM的主要用途。RAM可以随时从任一指定地址读出数据,也可以随时把数据写入任何指定的存储单元.RAM在计算机中主要用来存放程序及程序执行过程中产生的中间数据、运算结果等.RAM按工艺分类：1〕双极型；2〕场效应管型。场效应管型分为：1〕静态；2〕动态。1.RAM的结构......A0A1An-1地址译码器存储矩阵

W0W1W2n-1字线地址线读写/控制电路读写/控制(R/W)片选(CS)数据输入/输出(I/O)当片选信号CS无效时,I/O对外呈高阻;当片选信号CS有效时,由R/W信号决定读或写,根据地址信号,通过I/O输出或输入.(I/O为双向三态结构)ENEN11I/ODR/W2.RAM的存储单元静态RAM的根本存储单元(以六管NMOS静态存储单元为例)XiYjI/OI/OVCCQQT6T4T3T1T2T5T7T8位线Bj位线Bj存储单元11I/OI/OQQ2)动态RAM的根本存储电路动态RAM的根本存储电路由动态MOS根本存储单元组成。动态MOS根本存储单元通常利用MOS管栅极电容或其它寄生电容的电荷存储效应来存储信息。电路结构〔以单管动态存储单元为例〕位线数据线(D)字选线TCSCD输出电容写信息：字选线为1，T导通，数据D经T送入CS.读信息：字选线为1，T导通，CS上的数据经T送入位线的等效电容CD.特点：1〕当不读信息时，电荷在电容CS上的保存时间约为数毫秒到数百毫秒；2〕当读出信息时，由于要对CD充电，使CS上的电荷减少。为破坏性读出。3〕通常在CS上呈现的代表1和0信号的电平值相差不大，故信号较弱。结论：1〕需加刷新电路；2〕输出端需加高鉴别能力的输出放大器。3〕容量较大的RAM集成电路一般采用单管电路。4〕容量较小的RAM集成电路一般采用三管或四管电路。多管电路结构复杂，但外围电路简单。3)RAM容量的扩展VCCA8R/WCSGND191018Intel2114A9A7A5A4A6A0A1A3A2I/O1I/O2I/O3I/O4①位扩展I/O1I/O2I/O3I/O4A9A0A1…CSR/WI/O1I/O2I/O3I/O4A9A0A1…CSR/W…A0A1A9R/WCSI/O1I/O2I/O3I/O4I/O4I/O5I/O6I/O7将2114扩展为1K×8位的RAM②字扩展I/O1I/O2I/O3I/O4A9A0A1…CSR/WI/O1I/O2I/O3I/O4A9A0A1…CSR/W…A0A1A9R/WI/O1I/O2I/O3I/O411-2译码器A10将2114扩展为2K×4位的RAM12.3可编程逻辑器件〔PLD)PLD是ASIC的一个重要分支。PLD包括PLA、PAL、GAL和EPLD、FPGA等。PLD具有集成度高，速度快，保密性好，可重复编程等特点。输入输出输入电路与阵列或阵列输出电路PLD基本结构框图互补输入项与项或项反馈项根据与、或阵列的可编程性，PLD分为三种根本结构。1〕与阵列固定，或阵列可编程型结构PROM属于这种结构。2〕与、或阵列均可编程型结构PLA(ProgrammableLogicArray)属于这种结构。特点：与阵列规模大，速度较低。特点：速度快，设计逻辑函数可采用最简结构，芯片内部资源利用率高。但编程难度大，缺乏质高价廉的开发工具。3〕或阵列固定，与阵列可编程型结构PAL(ProgrammableArrayLogic)属于这种结构。该结构称为PAL结构。特点：速度快，费用低，易于编程。当前许多PLD器件都采用这种结构。PAL的根本结构111&&&&≥1≥1A0A1A2F1F0实际产品中,构成输出的乘积项可达8个.1.PLA的输出结构PAL的与阵列结构类同.但输出结构有多种:1)组合输出型(这种结构适用于实现组合逻辑电路)①专用输出结构O&≥11输入项I……共有三种形式:高输出有效;低输出有效;互补输出.本例为低输出有效②可编程I/O结构I/O&≥11输入项I……EN112)存放器输出型存放器输出型结构,内含触发器,适应于实现时序逻辑电路.①存放器输出结构Q&≥11输入项I……EN111DCLOCKEN②带异或门的存放器输出结构Q&≥11输入项I……EN11≥11D=1CLOCKEN&③算术运算反响结构A≥11输入项B……EN111D=1CLOCKEN&≥1&≥1≥1≥1≥1AAA+BA+BA+BA+B输出≥1EN111DCLKEN&≥1EN111D&111IN1IN8OUT1OUT8………PAL16R8063031PAL的结构代码组合型寄存器型类型代码HLPCXPSRXRPRSV含义高有效输出低有效输出可编程输出极性互补输出异或门、可编程输出极性积项共享寄存器型输出带异或门寄存器型输出带可编程极性寄存器型带积项共享寄存器型通用型实例PAL10H8PAL10L8PAL16P8PAL16C1AmPAL22XP10PAL20S10PAL16R8PAL16X4PAL16RP8PAL20RS10AmPAL22V10用PAL实现2×2乘法器〔输入A1A0和B1B0分别为两位二进制数，输出为结果F3F2F1F0的反码。逻辑方程为：F3=A1+A0+B1+B0F2=A1+B1+A0B0F2=A0+B0F1=A1A0+B1B0+A1B1+A0B0+A1A0B1B0设计采用PAL16L82.PAL应用举例≥1EN111&1A1F1PAL16L800311A01B11B0F1=A1A0+B1B0+A1B1

+A0B0+A1A0B1B0以实现F1为例3.PAL器件的性能特点㈠逻辑功能由用户定义，用可编程方法代替常规设计方法；㈡编程容易，开发简单，简化了系统设计和布线过程；㈢器件密度大，可代替多片中小规模标准数字集成电路，比用常规器件节省空间；㈣器件传输延迟小，工作频率高，有利于提高系统的工作速度；㈤具有可编程的三态输出，管脚配置灵活，输入输出管脚数量可变；㈥具有加密功能，有利于系统保密；㈦采用多种工艺制造，可满足不同系统不同场合的各种需要。GAL器件继承了PAL、PROM等器件的优点，克服了原有PAL器件的缺乏,是现代数字系统设计的理想器件.1.GAL根本结构GAL根本结构和PAL大致类似,只是在输出结构上作了重要改进.OLMCEN1111&1&1112919………GAL16V8063031OLMCEN112OE(12)(19)11OLMC结构10S≥1=1PTMUX&≥13210S1S1XOR(n)AC0AC1(n)3210S1S0VccTSMUXFMUX10SOMUX1ENAC0AC1(n)C11D来自与门阵列来自邻级输出(m)QCK