武汉大学数电课件第三章组合逻辑电路

电子技术数字电路部分第三章组合逻辑电路1第三章组合逻辑电路§3.1概述§3.2组合逻辑电路分析§3.3利用小规模集成电路设计组合电路§3.4几种常用的中规模组件§3.5利用中规模组件设计组合电路2逻辑电路组合逻辑电路时序逻辑电路现时的输出仅取决于现时的输入除与现时输入有关外还与原状态有关§3.1概述用来实现基本逻辑关系的电子电路3组合逻辑电路组合逻辑电路的特点它是一个多输入端和多输出端的逻辑门电路它能够独立地完成各种逻辑功能典型电路：加法器、半加器、全加器、减法器、选举电路、表决电路、比较器、编码器、译码器、选择器。从电路结构看，组合电路是由门电路组成，在组合逻辑电路中，没有反馈连接，也无存储信号的记忆元件组合逻辑电路I0I1In-1Y0Y1Yn-1InputOutput41.由给定的逻辑图写出逻辑关系表达式。分析步骤：2.用逻辑代数或卡诺图对逻辑表达式进行化简。3.列出输入输出状态表并得出结论。电路结构输入输出之间的逻辑关系§3.2组合逻辑电路分析4.从逻辑表达式或真值表中分析逻辑功能，得出结论。在对组合逻辑电路进行分析时，要得到电路的真值表后，还要做简单的文字说明，指出其功能特点。5例：分析下图的逻辑功能。

&&&ABF6真值表相同为“1”不同为“0”同或门=17例：分析下图的逻辑功能。

&&&&ABF8真值表相同为“0”不同为“1”异或门=19例：分析下图的逻辑功能。

&2&3&4AMB1F=101被封锁1110&2&3&4AMB1F=010被封锁1选通电路11§3.3典型电路的分析半加器半加器：只考虑两个数本身相加，而不考虑从低位来的进位数。加法器HAABS0C012半加器真值表C0000113全加器两个同位的加数和来自低位的进位三者相加，称为全加。完成这样的逻辑门电路叫全加器。FAABS0C0Ci14全加器真值表ABCiSoCo000000011001010011011001010101110011111115编码器编码：用符号、文字、数码表示特定对象的过程，称为编码。编码器：完成编码的功能的电路。组成：多个输入端和多个输出端构成的逻辑门电路。分类：二进制编码器、BCD码编码器、优先编码器。16一、二进制编码器二进制编码器是用n位二进制数码对2^n个输入信号进行编码的电路。输入：多个信号。输出：是n位二进制数码。常见的输入-输出：4-2位，8-3位，16-4位。常见编码器：4线-2线编码器，8线-3线编码器，16线-4线编码器。17二进制编码器特点：某一时刻编码器只能对所有输入信号的一个输入信号进行编码。被编码的信号可以为高电平1，也可以为低电平0。二进制编码器的输入端不能允许出现两个或两个以上的信号同时为0或1在8个输入信号中，当Y1-Y7都为1时，电路的输出就是Y0的编码（Y0的编码是隐含的）。18具体电路I1I2I3I4I5I6I7I8F18-3译码器逻辑图F2F319逻辑函数20真值表结论八线-三线编码器21（2）二---十进制编码器将十个状态（对应于十进制的十个代码）编制成BCD码。十个输入需要几位输出？四位输入：I0I9。输出：F3

F0列出状态表如下：22状态表23逻辑图略243、译码器译码是编码的逆过程，即将某个二进制翻译成电路的某种状态。（1）二进制译码器将n种输入的组合译成2n种电路状态。也叫n---2n线译码器。译码器的输入：一组二进制代码译码器的输出：一组高低电平信号25&&&&A1A02-4线译码器74LS139的内部线路输入控制端输出2674LS139的功能表“—”表示低电平有效。2774LS139管脚图一片139种含两个2-4译码器28例：利用线译码器分时将采样数据送入计算机。2-4线译码器ABCDTSTSTSTS总线29000全为1工作原理：（以A0A1=00为例）数据2-4线译码器ABCD三态门三态门三态门三态门总线脱离总线30（2）显示译码器二-十进制编码显示译码器显示器件在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。31显示器件：常用的是七段显示器件abcdefg32显示器件：常用的是七段显示器件abcdfgabcdefg111111001100001101101e33显示译码器：11474LS49BCBIDAeabcdfgUccGND74LS49的管脚图消隐控制端34功能表（简表）输入输出显示DABIag10XXXX0000000消隐8421码译码显示字型完整的功能表请参考相应的参考书。3574LS49与七段显示器件的连接：bfacdegbfacdegBIDCBA+5V+5V74LS49是集电极开路，必须接上拉电阻74LS49363.4.3加法器11011001+举例：A=1101,B=1001,计算A+B01101001137加法运算的基本规则：（1）逢二进一。（2）最低位是两个数最低位的相加，不需考虑进位。（3）其余各位都是三个数相加，包括加数、被、加数和低位来的进位。（4）任何位相加都产生两个结果：本位和、向高位的进位。38（1）半加器：半加运算不考虑从低位来的进位A---加数；B---被加数；S---本位和；C---进位。真值表39真值表40逻辑图半加器ABCS逻辑符号=1&ABSC41（2）全加器：an---加数；bn---被加数；cn-1---低位的进位；sn---本位和；cn---进位。逻辑状态表见下页相加过程中，既考虑加数、被加数又考虑低位的进位位。4243半加和：所以：44anbncn-1sncn全加器逻辑图逻辑符号半加器半加器1anbncnsncnScn-145

全加器SN74LS183的管脚图114SN74H831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND46应用举例：用一片SN74LS183构成两位串行进位全加器。bncn-1sncn全加器anbncn-1sncn全加器anA2A1B2B1D2D1C串行进位47其它组件：SN74H83---四位串行进位全加器。SN74283---四位超前进位全加器。483.4.4数字比较器比较器的分类：（1）仅比较两个数是否相等。（2）除比较两个数是否相等外，还要比较两个数的大小。第一类的逻辑功能较简单，下面重点介绍第二类比较器。49（1）一位数值比较器功能表5051ABA>BA<BA=B逻辑图逻辑符号A=B&&=1ABA<BA>BCOMP52（2）多位数值比较器比较原则：A.先从高位比起,高位大的数值一定大。B.若高位相等,则再比较低位数,最终结果由低位的比较结果决定。请根据这个原则设计一下，每位的比较应包括几个输入、输出？53A、B两个多位数的比较：AiBi两个本位数（A>B）i-1（A=B）i-1（A<B）i-1低位的比较结果（A>B）i（A=B）i（A<B）i比较结果向高位输出COMP54每个比较环节的功能表55四位集成电路比较器74LS85A3B2A2A1B1A0B0B3B3(A<B)L(A=B)L(A>B)LA<BA=BA<BGNDA0B0B1A1A2B2A3UCC低位比较结果向高位输出(A<B)L(A=B)L(A>B)LA<BA=BA<B56例：七位二进制数比较器。（采用两片85）（A>B）L（A<B）LA>BA=BA<BA5B5A4B400A6B6（A=B）L（A>B）L（A<B）LA>BA=BA<BA1B1A0B0A3B3A2B2（A=B）L?010?74LS8574LS85573.4.5数据选择器从一组数据中选择一路信号进行传输的电路，称为数据选择器。A0A1D3D2D1D0W控制信号输入信号输出信号数据选择器类似一个多投开关。选择哪一路信号由相应的一组控制信号控制。58D0D7•••A0A1A2•••D1MUX逻辑符号59从n个数据中选择一路传输，称为一位数据选择器。从m组数据中各选择一路传输，称为m位数据选择器。W3X3Y3W3X2Y2W3X1Y1W3X0Y0A控制信号四位二选一选择器60四选一集成数据选择器74LS153功能表控制端D0D4•••A0A1E•••D1MUX61八选一集成数据选择器74LS151功能表62用两片74LS151构成十六选一数据选择器•••D0D7•••A0A1A2•••D0D7•••A0A1A2&A0A2A2A3D8D15D0D7=0D0D7=1D0D763用两片74LS151构成十六选一数据选择器•••D0D7•••A0A1A2•••D0D7•••A0A1A2&A0A2A2A3D8D15D0D7=1D8D15=1D8D1564任务要求最简单的逻辑电路根据用户及逻辑功能的要求和器件资源来设计实现该功能的最佳逻辑电路在数字电路的设计中，要实现一个电路的设计可以有多种方法来实现：如小规模集成电路、中规模集成器件、大规模集成器件、可编程逻辑器件来实现。真值表化简的逻辑函数表达式变换§3.4组合逻辑电路设计65设计方法及步骤：指定实际问题的逻辑含义，列出真值表由真值表，写出逻辑表达式或直接填卡诺图用逻辑代数或卡诺图对逻辑表达式进行化简根据所选用的器件，对最简式进行变换，变成以下三种形式：与非—与非式或非-或非式与或非式列出逻辑表达式并画出逻辑电路图66逻辑函数的五种表达形式与或式：或与式：与非-与非式：或非-或非式：与或非式：F=AB+ACF=（A+B）（A+C）F=ABACF=A+B+A+CF=AB+AC两次求非长非变短非67例：设计三人表决电路。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。应用设计68首先指明逻辑符号取“0”、“1”的含义（逻辑抽象）、再进行状态赋值，设三个状态变量为A、B、C，三个按键A、B、C按下时为“1”，不按时为“0”。输出量为F，多数赞成时是“1”，否则是“0”。1、逻辑抽象、状态赋值69逻辑状态表2.根据题意列出逻辑状态表。70用卡诺图化简ABC0001111001ABACBC3.画出卡诺图：714.根据逻辑表达式画出逻辑图。&1&&ABBCF72&&&&ABCF若用与非门实现两次求反长非变短非73练习：要求：用与非门设计一个交通灯故障检测电路提示：设交通灯红灯为A，绿灯为B，黄灯为C。故障用F表示灯亮用1表示，灯灭用0表示有故障用1表示，无故障用0表示。74逻辑状态表12.根据题意列出逻辑状态表75用卡诺图化简ABC0001111001ABACBC3、画出卡诺图：1ABC+ABC764、用最简与或式进行变换，变成与非-与非式+ABC+ABC775、用与非-与非式，画逻辑图&&&&ABCFCBA783.4.2、对最小项的设计一、在双轨条件下的设计：此时在逻辑电路的输入端既有原变量输入又有反变量输入。采用与非门器件设计：在卡诺图上圈“1”，得到最简与或式把最简与或式两次求反，变成与非-与非式。根据与非-与非式，画出逻辑电路图79对最小项的设计采用或非门设计在卡诺图上圈“0”，得到最简或与式把最简或与式两次求反，变成或非-或非式根据或非-或非式画出逻辑电路图。采用与或非门器件对“或非-或非”式再进行变换，变成与或非式80例：分别用与非门、或非门、与或非门三种器件进行设计，实现以下函数F=∑m（0，1，2，3，4，5，7，8，10，11，12，13，14，15）采用与非门实现81填写卡诺图CDAB0001111000011110111111111082得出逻辑函数F=AB+CD+BD+AC=AB+CD+BD+AC83画逻辑电路图ABCDBDACF84采用或非门实现（圈“0”）原变量用“0”表示，反变量用“1”表示填写卡诺图CDAB0001111000011110111111111085得出逻辑函数F=（A+B+C+D）（A+B+C+D）=A+B+C+D+A+B+C+D86电路图ABCDABCD+++F87采用与或非门实现对或与式进行变换F=A+B+C+D+A+B+C+D

=ABCD+ABCD88逻辑电路+FABCDABCD89要求：设计时，逻辑门最少，且不能使用非门。采用的方法：头部因子合并，尾部因子扩展。头部因子合并：ab+ac=a(b+c)=abc尾部因子扩展：abc=abac=abbc=ababc二、在单轨条件下的设计：此时在逻辑电路的输入端只有原变量输入90在单轨条件下的设计采用与非门器件的设计步骤：用卡诺图化简，得到最简与或式利用常用公式4：AB+AC=AB+AC+BC产生有用的多余项，加入到最简与或式中。采用头部因子合并，尾部因子扩展来处理上面的逻辑表达式。两次求反，得到与非与非式画出逻辑电路图。91例：在单轨输入条件下，用与非门实现以下表达式：

F=∑m（4，5，6，7，8，9，10，11，12，13，14）

1、填卡诺图：得到最简式：F=AB+AB+AC+AD=AB+AB+AC+AD

+BC+BDCDAB000111100001111001101111192F=AB+AB+AC+AD+BC+BD

=A（B+C+D）+B（C+A+D）(头部因子合并)=ABCD+BACD=AABCD+BABCD（尾部因子扩展）=AABCD+BABCD=AABCD*BABCD93画图：FABCD94注意事项：产生多余项的头部因子与原项的相同，则为有用，否则为无用多余项。或者说：能和其它项合并的称为有用生成项，不能和其它项合并的称为无用生成项。95单轨条件下采用或非门器件设计过程：求出F函数的对偶函数F*用卡诺图交F*进行化简，采用头部因子合并，尾部因子扩展，然后两次求反得到F*的“与非与非式”。把F*求对偶（F*）*=F，即得到原函数的“或非或非式”。根据“或非或非”式，画出逻辑电路图。96例：97多输出组合逻辑函数的设计例：用与非门设计一个8424-BCD码七段显示译码电路：bfacdegbfacdegBIDCBA+5V+5V983.4.1编码器所谓编码就是赋予选定的一系列二进制代码以固定的含义。n个二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号。（1）二进制编码器将一系列信号状态编制成二进制代码。§3.4几种常用的组合逻辑组件

99例：用与非门组成三位二进制编码器---八线-三线编码器设八个输入端为I1I8，八种状态，与之对应的输出设为F1、F2、F3，共三位二进制数。设计编码器的过程与设计一般的组合逻辑电路相同，首先要列出状态表，然后写出逻辑表达式并进行化简，最后画出逻辑图。100真值表101I1I2I3I4I5I6I7I8F3F2F18-3译码器逻辑图102（2）二---十进制编码器将十个状态（对应于十进制的十个代码）编制成BCD码。十个输入需要几位输出？四位输入：I0I9。输出：F3

F0列出状态表如下：103状态表104逻辑图略105例：设计三个四位数的比较器，可以对A、B、C进行比较，能判断：（1）三个数是否相等。（