中国矿业大学数电实验

数字电子技术实验中国矿业大学电工电子教学实验中心一、课程的性质、目的及任务通过实验:1.巩固和加深对数字电子技术理论知识的理解；2.能综合运用所学知识进行数字电路的综合设计和实践；3.进一步培养学生独立分析问题和解决问题的能力、创新研究能力和严谨的科学作风；4.为毕业设计及工程实践打下良好的基础。

《数字电子技术实验》是继《数字电子技术》课程之后而开设的独立实验课程，是理论教学的深化和补充，是一门重要的专业基础课，具有较强的实践性。二、本课程的基本要求通过本课程的学习，学生应达到下列基本要求：1.正确使用电子仪器及设备。2.能独立设计电路、操作及完成实验。3.能准确的读取实验数据，测绘波形曲线，分析实验结果，编写完整的实验报告。4.能独立分析问题和解决问题，具有严谨的科学作风。三、实验方式本课程是以实验为主的独立课程，实验采用三种方式：第一种方式：在实验室利用实验箱进行硬件电路实验，重点培养学生掌握实验仪器设备的使用，设计电路并付诸实践的方法、步骤；第二种方式：在机房利用EWB软件进行仿真实验，使学生了解、熟悉数字电子技术先进的设计手段和方法；第三种方式：开放式实验，学生领用简易实验箱及实验元器件，课内外相接合，完成课程指定实验内容，在指定时间演示实验结果，鼓励学生完成自主设计的创新研究型实验。说明：

1．本课程以设计性实验为主，实验前学生必须进行预习，预习报告经批阅后，方可进行实验。

2．实验1人1组，在规定的时间内，由学生独立完成。

3.本次实验交上次实验报告。四、实验报告要求1．每个实验完毕后，学生应认真写出一份简洁、规范、有见解的实验报告.2.实验报告内容包括：实验名称、实验目的、设计电路、简要原理、实验结果与分析，总结和讨论。3．课程结束时，学生需写出一份课程小结，内容包括对课程的评价、建议和要求，自己的收获和体会。五、实验安排：序号实验内容学时注11.实验仪器的使用及集成门电路参数测试

2.组合逻辑电路设计：数字密码锁电路设计4⑴2组合逻辑电路设计：三种方法设计全减器4⑵3集成触发器及其应用：三人智力抢答器，

序列信号产生电路。

3⑴4移位寄存器及其应用：八位彩灯双向移动控制电路设计，串行加法器（Ja+Jb=Jc）。4⑵5计数、译码及显示电路：60进制，24进制，12归1电路设计。

3⑴6综合实验：题目自拟及555定时器应用。5⑵7实验考试（硬件操作、软件上机）。1注⑴：实际电路操作，在实验室完成。⑵：计算机仿真，在机房完成。六、评价方式

本课程采用平时考核、期末考试来综合评定学生成绩。

1.基础实验占30~40%；

2.自拟题目设计性实验占20%；

3.期末考试占40~50%。七、主要参考书⒈《数字电路与逻辑设计》曹国清中国矿业大学出版社⒉《数字电子技术实验指导书》电工电子教学实验中心⒊《电子线路设计·实验·测试》谢自美主编华中科技大学出版社⒋《电子电路实验与仿真》路勇主编清华大学出版社⒌《TTL、COMS集成电路手册》八、实验注意事项⒈遵守《学生实验守则》。⒉服从指导老师的管理和安排。⒊注意用电安全，确保人身、设备不出意外。⒋爱护实验设施及实验器件，人为损坏按价赔偿。⒌保持实验环境的整洁，每次实验完成后整理现场。第一次实验数字实验逻辑箱的使用TTL集成门电路参数测试及功能检测数字密码锁的设计S3～S0：有原、反两种信号输出S7～S4：仅有原变量输出数字实验逻辑箱的使用～220V

电源区

信号源区导线放置区实验区辅助区AC220V

显示区L1L8

L6L5L4L3L7L2

由面包板组成

K1K2K3K4K5K6K7K8

CH1CH2

+5V

GND

+5V±9V

—9V

+9V

数据开关上：1

下：0

连续脉冲源

10K470

数据灯：高电平点亮

总电源开关5V电源开关输入代码：41-41-41-4455周期调节：1→T增加

0→T减少Vp内容：⑴测试+5V电源；⑵测试数据开关；⑶测试数据灯；⑷测试脉冲源。面包板简介列内已相连段内内部相连引电源(5V)引地线(GND)集成电路段内内部相连2.TTL集成门电路参数测试及功能检测标志GNDVCC(5V)74系列集成电路使用注意：⑴了解各引脚的逻辑功能。

⑵正确施加电源（＋5V、GND）。

！双列直插式封装28DIP123141528参数测试及功能检测具体电路参考实验讲义内容：⑴测输出高电平；⑵测输出低电平；⑶与非逻辑功能测试；⑷用与非门实现异或门。3.数字密码锁的设计数字锁ABCD输入密码E使能控制KZ开锁报警密码锁模型设输入密码ABCD＝1101时：解：使能E＝1时：密码正确，开锁K＝1。

密码错误，报警Z＝1。EABCDKZ0×0010000011┇01111011011110011111101简化真值表使能E＝0时：不开锁，不报警

。化简与变换电路全部原变量输入（6个门）允许反变量输入（5个门）第二次实验预习要求任务：用三种方法实现全减器

⑴异或门（74LS86）⑵译码器（74LS138）⑶数据选择器（74LS153）

可用辅助门：74LS00、74LS20预习要求：有完整的电路设计步骤：变量设定、真值表、降维卡诺图、表达式、电路图（表达式和电路一致）。简述工作原理。第二次实验EWB软件（ElectronicWorkbench）在数字电路中的应用简介。ElectronicWorkbench使用练习：用三种方法设计全减器。1.EWB软件（ElectronicWorkbench）在数字电路中的应用简介。参考

电路1用异或门用集成芯片用门电路输入用开关输出用探针参考电路2用译码器输入用逻辑字发生器输出用探针。参考电路3用数据选择器输出用逻辑分析仪。输入用逻辑字发生器ABCSnCn第三次实验预习要求任务：1.三人抢答器电路设计器件选用74LS74（D触发器）和少量门2.“111100010011010”序列信号发生器电路设计1.三人抢答器电路设计要求：⑴设置1个主持人开关，3个抢答人开关。⑵主持人开关能清除以前的抢答结果。⑶一人抢答成功后，其他人再抢无效。预习要求：设计3种抢答器电路，分别叙述抢答的工作原理，绘制电路图，比较各种电路的特性。三人抢答器参考电路1三人抢答器参考电路22.“111100010011010”序列信号发生器电路设计预习要求：⑴有完整的设计过程（列移位状态表、求D0、画电路）；⑵具有自启动能力。参考电路111

1000

100110101

第三次实验要求任务：1.三人抢答器电路设计器件选用74LS74（D触发器）和少量门2.“111100010011010”序列信号发生器电路设计1.三人抢答器电路设计实验任务：⑴设置1个主持人按键，3个抢答人按键。⑵主持人按键能清除以前的抢答结果。⑶一人抢答成功后，其他人再抢无效。设计要求：设计3种抢答器电路，分别叙述抢答的工作原理，绘制电路图，比较各种电路的特性。注：原理叙述时要注明主持人按键和抢答人按键的逻辑值，即⑴主持人按键在清0和不清0时，分别处在什么电平位置；⑵抢答人按键平时处在什么电平位置，抢答时处在什么电平位置。三人抢答器参考电路1三人抢答器参考电路2三人抢答器参考电路3三人抢答器参考电路4原理:抢答者合上抢答开关（＝1），同时产生数据D和CP脉冲。同时封锁其他抢答人的CP脉冲。设计缺点：第一个抢答人合上开关后，不能拉下来，否则其他人能再次抢答。主持人开关三人抢答器参考电路5原理:抢答者合上抢答开关（＝1），产生CP脉冲。抢答成功后

Q’＝0封锁其他抢答人的CP脉冲。2.“111100010011010”序列信号发生器电路设计要求：⑴有完整的设计过程（列移位状态表、求D0、画电路）；⑵具有自启动能力。410001050001006001001701001115011110810011090011011001101011110101121010111301011114101111①列移位状态表②确定D0的取值序列信号：111100010011010态序序列Q3Q2Q1Q0D0011110111110021110003110001111110111111010010110100Q3Q2Q1Q0D0在0000状态能自启动时，Do表达式为：410001050001006001001701001115011110810011090011011001101011110101121010111301011114101111①列移位状态表②确定D0的取值序列信号：111100010011010态序序列Q3Q2Q1Q0D0011110111110021110003110001111110111111010010110100Q3Q2Q1Q0D0在0000状态能自启动时，Do表达式为：1化简：00001求自启动:参考电路111

1000

100110101

第四次实验预习要求任务：移位寄存器及应用⑴设计双向八位彩灯控制电路⑵4位串行加法电路设计选用器件:74LS194（双向移位寄存器）

74LS74（D触发器）和少量门（1）74LS194：输入输出1234567801111111×1↑↑↑↑↑↑××××111010010100××××××1×0××1×0××××××××××D0

D1

D2

D3××××××××××××××××××××0000Q00Q10Q20Q30D0

D1

D2

D3Q1nQ2nQ3n1Q1nQ2nQ3n01

Q0nQ1nQ2n0

Q0nQ1nQ2nQ00Q10Q20Q30左移,右移,并入,保持—4种功能，双变量控制S1、S0。(功能表P146)功能：⑴双向八位彩灯控制电路设计174LS194DLDRS1S074LS194DLDRS1S01DD&CPFF1FF2（2）彩灯控制电路

由2片74LS194、2个D触发器和1个与门组成。Q0Q1Q2Q3Q0Q1Q2Q3174LS194DLDRS1S01CP1.两片74LS194级联成8位移位寄存器。Q0Q1Q2Q374LS194DLDRS1S0Q0Q1Q2Q3174LS194DLDRS1S074LS194DLDRS1S01CP2.彩灯移位非左即右，即S1S0＝01或S1S0＝10，由D触发器构成的T’触发器控制（FF2）。DFF2Q0Q1Q2Q3Q0Q1Q2Q3174LS194DLDRS1S074LS194DLDRS1S01DCP3.设S1S0＝10（194的Q3从DL接收数据，从Q0移出数据），在CP作用下彩灯依次点亮。10FF2Q0Q1Q2Q3Q0Q1Q2Q3174LS194DLDRS1S074LS194DLDRS1S01DD&CP4.在8个CP过后，彩灯全亮，反馈信号送至D触发器（FF1）。1FF1FF210Q0Q1Q2Q3Q0Q1Q2Q3174LS194DLDRS1S074LS194DLDRS1S01DD&CP4.第9个CP，使FF1置1，其/Q＝0，将74LS194清0，彩灯全灭；熄灭后反馈信号由1→0。1→0FF2FF10101Q0Q1Q2Q3Q0Q1Q2Q3174LS194DLDRS1S074LS194DLDRS1S01DD&CP5.同时，FF1的Q端由0→1，产生FF2的CP信号，使FF2翻转，S1S0＝01。01→00→1FF2FF110Q0Q1Q2Q3Q0Q1Q2Q3174LS194DLDRS1S074LS194DLDRS1S01DD&CP6.第10个CP，使FF1重新置0，Q端由1→0，/Q端由0→1，解除对74LS194的清0，使74LS194可以进行反向移位。001FF2FF11→00→1Q0Q1Q2Q3Q0Q1Q2Q3174LS194DLDRS1S074LS194DLDRS1S01DD&CP7.第11个CP开始，彩灯反向逐个点亮。由此电路实现彩灯逐个点亮－－全亮后熄灭－－再反向逐个点亮－－全亮后熄灭的循环控制。001FF2FF101Q0Q1Q2Q3Q0Q1Q2Q3双向八位彩灯控制电路设计（EWB）波形11189101918实验报告回答问题：1.画输出波形（需包含19个CP）。2.如cp1到来使第一个灯亮，并说明CP8、CP9、CP10、CP11

时电路的工作状态。预习报告要求：1.设计电路。2.简述工作原理。⑵4位串行加法电路设计需解决的问题：1.进行一位全加～用一位全加器；2.被加数、加数的移位输出～移位寄存器(并入串出)；3.一位全加和的保存～移位寄存器(串入并出)；4.低位进位的保存并参与高位的相加～触发器。串行加法:即利用一位全加器进行多位二进制数相加。一位全加器加数被加数01100111本位和进位低位进位⑵4位串行加法电路设计194(1):被加数，低位串出。194(2):加数，低位串出。194(3):最终和，高位串入。∑:1位全加器，进行1位加法。D:寄存本位进位，使之参与高位相加。[N]控制S1，N＝1→S1S0＝11→置数

N＝0→S1S0＝01→右移[M]控制脉冲：上升沿194、d触发器工作被加数和

加数设置如执行：6＋7第1拍：194置数，⑴＝0110，⑵＝0111，⑶＝0000

全加器：0＋1＋0本位和＝1

本位进位＝0置数[N]控制S1，N＝1→S1S0＝11→置数

N＝0→S1S0＝01→右移[M]控制脉冲：上升沿194、d触发器工作第2拍：194右移，⑴＝0011，⑵＝0011，⑶＝1000

全加器：1＋1＋0本位和＝0

本位进位＝10110011110000右移[N]控制S1，N＝1→S1S0＝11→置数

N＝0→S1S0＝01→右移[M]控制脉冲：上升沿194、d触发器工作第3拍：194右移，⑴＝0001，⑵＝0001，⑶＝0100

全加器：1＋1＋1本位和＝1

本位进位＝10011001101000低位进位经D锁存参与相加。[N]控制S1，N＝1→S1S0＝11→置数

N＝0→S1S0＝01→右移[M]控制脉冲：上升沿194、d触发器工作第4拍：194右移，⑴＝0000，⑵＝0000，⑶＝1010

全加器：0＋0＋1本位和＝1

本位进位＝00001000110100低位进位经D锁存参与相加。[N]控制S1，N＝1→S1S0＝11→置数

N＝0→S1S0＝01→右移[M]控制脉冲：上升沿194、d触发器工作第5拍：194右移，⑴＝0000，⑵＝0000，⑶＝1101

全加器：0＋0＋0本位和＝0

本位进位＝000000000110105拍后完成运算。[N]控制S1，N＝1→S1S0＝11→置数

N＝0→S1S0＝01→右移[M]控制脉冲：上升沿194、d触发器工作有关向高位的进位：如进行13＋6运算：1101＋0110＝10011第5拍之后：最终和：0011在194(3)中；

向高位的进位可从D的Q端（或194(3)

的SR端）取得。向高位的进位[N]控制S1，N＝1→S1S0＝11→置数

N＝0→S1S0＝01→右移[M]控制脉冲：上升沿194、d触发器工作可以用开关进行被加数和加数的设置。被加数＝ASDF，加数＝ZXCV[N]控制S1，N＝1→S1S0＝11→置数

N＝0→S1S0＝01→右移[M]控制脉冲：上升沿194、d触发器工作预习要求：⑴设计电路，叙述工作原理，举例说明每个CP电路的工作状态。⑵能否改进电路，使之4拍之后就完成运算。2片74LS194级联成8位左移或右移电路,SR2=QD1,SL1=QA2。2.为使灯点亮，总的移入数据：SR1=SL2=1。(1)(2)FF1FF2CP1CPD2参考电路⑴双向八位彩灯控制电路设计参考电路3.FF1的输出控制74LS194的移位方向，FF1构成了T’触发器，当有CP1时→FF1翻转→使74LS194换向移位。(1)(2)FF1FF2CP1CPD2参考电路(1)(2)FF1FF2CP1CPD24.当8个灯未全亮时(D2=0)，每个CP的到来使→

Q2=0;

当8个灯全亮时(D2=1),下个CP来时→Q2’

=0→灯全灭。同时：→Q2=1→产生CP1→使FF1触发翻转→控制换向。Q2Q2’参考电路(1)(2)FF1FF2CP1CPD25.当8个灯被熄灭后(D2=0)，下个CP来时→

Q2=0，使CP1回到0态。→Q2’

=1，释放74LS194的清0端，使之可以移位。以后，每来一个CP，等按新的方向逐个点亮。Q2Q2’波形实验报告回答问题：1.画输出波形（需包含19个CP）。2.如cp1到来使第一个灯亮，并说明CP8、CP9、CP10、CP11

时电路的工作状态。预习报告要求：1.设计电路。2.简述工作原理。11189101918第四次实验任务：移位寄存器及应用⑴设计双向八位彩灯控制电路⑵4位串行加法电路设计选用器件:74LS194（双向移位寄存器）

74LS74（D触发器）和少量门2片74LS194级联成8位左移或右移电路,SR2=QD1,SL1=QA2。2.为使灯点亮，总的移入数据：SR1=SL2=1。(1)(2)FF1FF2CP1CPD2参考电路⑴双向八位彩灯控制电路设计参考电路3.FF1的输出控制74LS194的移位方向，FF1构成了T’触发器，当有CP1时→FF1翻转→使74LS194换向移位。(1)(2)FF1FF2CP1CPD2参考电路(1)(2)FF1FF2CP1CPD24.当8个灯未全亮时(D2=0)，每个CP的到来使→

Q2=0;

当8个灯全亮时(D2=1),下个CP来时→Q2’

=0→灯全灭。同时：→Q2=1→产生CP1→使FF1触发翻转→控制换向。Q2Q2’参考电路(1)(2)FF1FF2CP1CPD25.当8个灯被熄灭后(D2=0)，下个CP来时→

Q2=0，使CP1回到0态。→Q2’

=1，释放74LS194的清0端，使之可以移位。以后，每来一个CP，等按新的方向逐个点亮。Q2Q2’波形实验报告回答问题：1.画输出波形（需包含19个CP）。2.如cp1到来使第一个灯亮，并说明CP8、CP9、CP10、CP11

时电路的工作状态。预习报告要求：1.设计电路。2.简述工作原理。11189101918⑵4位串行加法电路设计194(1):被加数，低位串出。194(2):加数，低位串出。194(3):最终和，高位串入。∑:1位全加器，进行1位加法。D:寄存本位进位，使之参与高位相加。被加数和

加数设置如执行：6＋7第1拍:置数置数⑴=0110

⑵=0111

+

0

01⑶=0000⑴=0011

⑵=0011

+

0

10⑶=1000第2拍:右移右移⑴=0110

⑵=0111

+

0

01⑶=0000第1拍:置数⑴=0011

⑵=0011

+

0

10⑶=1000第3拍:右移右移⑴=0110

⑵=0111

+

0

01⑶=0000第1拍:置数第2拍:右移⑴=0001

⑵=0001

+

1

11⑶=0100低位进位经D锁存参与相加。低位进位经D锁存参与相加。⑴=0011

⑵=0011

+

0

10⑶=1000第4拍:右移右移⑴=0110

⑵=0111

+

0

01⑶=0000第1拍:置数第2拍:右移⑴=0001

⑵=0001

+

1

11⑶=0100第3拍:右移⑴=0000

⑵=0000

+

1

01⑶=1010⑴=0011

⑵=0011

+

0

10⑶=1000第5拍:右移右移⑴=0110

⑵=0111

+

0

01⑶=0000第1拍:置数第2拍:右移⑴=0001

⑵=0001

+

1

11⑶=0100第3拍:右移⑴=0000

⑵=0000

+

1

01⑶=1010第4拍:右移⑴=0000

⑵=0000

+

0

00⑶=11015拍后完成运算有关向高位的进位：如进行13＋6运算：1101＋0110＝10011第5拍之后：最终和：0011在194(3)中；

向高位的进位可从D的Q端（或194(3)

的SR端）取得。向高位的进位可以用开关进行被加数和加数的设置。第五次实验预习要求任务：集成计数器及其应用⑴设计24进制、60进制计数电路⑵设计12归1计数设计选用器件:74LS290（2-5-10计数器）

74LS161（16进制计数器）门电路24进制参考电路QD2QC2QB2QA2QD1QC1QB1QA1

=0010010060进制参考电路QD2QC2QB2QA2QD1QC1QB1QA1

=0101100110010101讨论60进制1001010112归1计数器设计要求：用2位十进制数BCD码表示计数状态。计数状态：十位个位000000010000001000000011000001000000010100000110000001110000100000001001000100000001000100010010十位个位

000010001000011001000010100110001110100001001100001000110010或者译码电路74LS48×212归1计数器十进制计数便于译码显示输出。290：2－5－10异步计数器异步清0，异步置数。1、用74LS290实现12归1Q3Q2Q1Q0CP2

CP1

RO1RO2SO1SO2二进制五进制组成十进制也可组成十进制Q3Q2Q1Q0CP2

CP1

RO1RO2SO1SO2二进制五进制290（1）290（2）1→0CP入CP1Q0二进制CP2Q3Q2Q1五进制CP1Q0二进制③当Q21Q18Q14Q12Q11=10011时,(2)片清0、(1)片保持不变，仍为1,

结果使Q21Q18Q14Q12Q11=00001，实现12归1的计数。②当Q18Q14Q12Q11组由1001→0000时,产生十位的计数脉冲,Q21由0→1。①由Q21和Q18Q14Q12Q11组成十位和个位。上电后全为0。12归1电路分析:Q18Q14Q12Q11个位组成个位组成十位&Q21十位74LS290实现12归1电路2、用74LS163实现12归174LS163:16进制计数器，同步清零，同步置数；

ET＝EP＝1时计数。74LS161功能表CPCrLDETEPQ3Q2Q1Q0↑01×× 0↑10×× 置数↑1111 计数

0××××保持

QC=ETQ3Q2Q1Q02、用74LS163实现12归1原理：⒈由两片74LS163分别组成个位和十位的同步计数电路。Q13Q12Q11Q10Q23Q22Q21Q20个位十位cp2、用74LS163实现12归1原理：11001⒉个位ET1＝EP1＝1进行十进制计数(0～9)，当计数到1001时CR1=0，

同时使ET2＝EP2＝1，允许十位开始计数。&&Q13Q12Q11Q10Q23Q22Q21Q20个位十位cp2、用74LS163实现12归1原理：⒊当第10个CP到来后，个位清0，十位计1。000000011&&Q13Q12Q11Q10Q23Q22Q21Q20个位十位cp2、用74LS163实现12归1原理：00100001⒋当第12个CP到来后，即计数到10010时，使

LD1＝LD2＝0，准备置数。

十位置0000，个位置0001。&0011&&Q13Q12Q11Q10Q23Q22Q21Q20个位十位cp2、用74LS163实现12归1原理：⒌当第13个CP到来后完成置数，计数器归1，完成12归1计数。00010000&0011&&Q13Q12Q11Q10Q23Q22Q21Q20个位十位cp2、用74LS163实现12归1原理：⒍不用的输入端子CR2接1。100010000&0011&&Q13Q12Q11Q10Q23Q22Q21Q20个位十位cp2、用74LS163实现12归1归纳：⑴个位74LS163有计数、清0和置数三种工作方式；十位74LS163有可控计数、置数两种工作方式。⑵十位74LS163的归0也可用清0实现。1&0011&&Q13Q12Q11Q10Q23Q22Q21Q20个位十位cp3、用74LS161实现12归1选自《电子线路设计·实验·测试》（谢自美）分析：⒈两片161构成同步计数电路（⑵片高位、⑴片低位），

由使能端控制级联计数。⒉161异步清零（⑴片有清零，⑵片无清零），同步置数（⑴片置1，⑵片置0）。⒊计数到01001后，⑵片可以计数，再来CP，十位加1，个位变为1010后立即清0。总计数值为10000。⒋计数到10010(12个脉冲)后，LD1＝LD2＝0，第13个脉冲来后，⑵片置0，⑴片置1。总计数值为00001。Q20Q13Q12Q11Q10预习要求：1、设计电路，叙述工作原理。2、根据发放的计数集成芯片，课下进行电路插接和调试。第五次实验集成计数器及其应用任务：⑴设计24进制、60进制计数电路⑵设计12归1计数设计⑶设计含有小时及分钟显示的数字钟选用器件:74LS290（2-5-10计数器）

74LS163（16进制计数器）门电路24进制参考电路QD2QC2QB2QA2QD1QC1QB1QA1

=0010010060进制参考电路QD2QC2QB2QA2QD1QC1QB1QA1

=0101100110010101讨论60进制1001010112归1计数器设计要求：用2位十进制数BCD码表示计数状态。计数状态：十位个位000000010000001000000011000001000000010100000110000001110000100000001001000100000001000100010010十位个位

000010001000011001000010100110001110100001001100001000110010或者译码电路74LS48×212归1计数器十进制计数便于译码显示输出。290：2－5－10异步计数器异步清0，异步置数。1、用74LS290实现12归1Q3Q2Q1Q0CP2

CP1

RO1RO2SO1SO2二进制五进制组成十进制也可组成十进制Q3Q2Q1Q0CP2

CP1

RO1RO2SO1SO2二进制五进制290（1）290（2）1→0CP入CP1Q0二进制CP2Q3Q2Q1五进制CP1Q0二进制③当Q21Q18Q14Q12Q11=10011时,(2)片清0、(1)片保持不变，仍为1,

结果使Q21Q18Q14Q12Q11=00001，实现12归1的计数。②当Q18Q14Q12Q11组由1001→0000时,产生十位的计数脉冲,Q21由0→1。①由Q21和Q18Q14Q12Q11组成十位和个位。上电后全为0。12归1电路分析:Q18Q14Q12Q11个位组成个位组成十位&Q21十位74LS290实现12归1电路2、用74LS163实现12归174LS163:16进制计数器，同步清零，同步置数；

ET＝EP＝1时计数。74LS163功能表CPCrLDETEPQ3Q2Q1Q0↑01×× 0↑10×× 置数↑1111 计数

0××××保持

QC=ETQ3Q2Q1Q02、用74LS163实现12归1原理：⒈由两片74LS163分别组成个位和十位的同步计数电路。Q13Q12Q11Q10Q23Q22Q21Q20个位十位cp2、用74LS163实现12归1原理：11001⒉个位ET1＝EP1＝1进行十进制计数(0～9)，当计数到1001时CR1=0，

同时使ET2＝EP2＝1，允许十位开始计数。&&Q13Q12Q11Q10Q23Q22Q21Q20个位十位cp2、用74LS163实现12归1原理：⒊当第10个CP到来后，个位清0，十位计1。000000011&&Q13Q12Q11Q10Q23Q22Q21Q20个位十位cp2、用74LS163实现12归1原理：00100001⒋当第12个CP到来后，即计数到10010时，使

LD1＝LD2＝0，准备置数。

十位置0000，个位置0001。&0011&&Q13Q12Q11Q10Q23Q22Q21Q20个位十位cp2、用74LS163实现12归1原理：⒌当第13个CP到来后完成置数，计数器归1，完成12归1计数。00010000&0011&&Q13Q12Q11Q10Q23Q22Q21Q20个位十位cp2、用74LS163实现12归1原理