第16讲组合逻辑电路

第13章组合逻辑电路13.6TTL集成门电路13.7其它类型的TTL门电路13.8组合逻辑电路的分析13.9组合逻辑电路的设计13.10集成组合逻辑电路千岛湖风光清华大学电机系唐庆玉1997年制作如发现有人剽窃必定追究！千岛湖风光千岛湖画面属唐庆玉个人创作，青山緑水蓝天白云，剽窃必究清华大学电机系唐庆玉编1997年9月30日TTL—晶体管-晶体管逻辑集成电路集成门电路集成门电路双极型TTL(Transistor-TransistorLogicIntegratedCircuit,TTL)ECLNMOSCMOSPMOSMOS型（Metal-Oxide-

Semiconductor，MOS）MOS—金属氧化物半导体场效应管集成电路13.6.1TTL与非门的基本原理TTL与非门的内部结构+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCT1:多发射极晶体管13.6TTL集成门电路NNP1.任一输入为低电平（0.3V）时“0”1V不足以让T2、T5导通三个PN结导通需2.1V+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCT2、T5截止uouo=5-uR2-ube3-ube43.4V高电平！NNP+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC“1”全导通电位被嵌在2.1V全反偏1V截止2.输入全为高电平（3.4V）时或输入全甩空T2、T5饱和导通uo=0.3V输出低电平输入甩空，相当于输入“1”NNP输入、输出的逻辑关系式：+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC与非门表示符号逻辑表示式&ABYCY=ABCY=AAY（非门，反相器）&ABYY=AB如：TTL门电路芯片（四2输入与非门，型号74LS00)地GNDTTL门电路芯片简介外形&&&1413121110981234567&管脚电源VCC（+5V）4、常用TTL逻辑门电路名称国际常用系列型号国产部标型号说明四2输入与非门74LS00T1000四2输入或门四2异或门四2输入或非门四2输入与门双4输入与非门双4输入与门六反相器8输入与非门74LS3274LS0274LS0874LS8674LS2174LS2074LS3074LS04T186T1008T1086T1021T1002一个组件内部有四个门，每个门有两个输入端一个输出端。一个组件内有两个门，每个门有4个输入端。只一个门，8个输入端。有6个反相器。13.6.2TTL门电路的主要技术参数1)输出高电平、低电平高电平:3.4V--4V以上低电平:0.3V--0.4V以下2)阈值电压：UTH=1.4VVIVO高电平低电平1VOVIUTH=1.4V3)扇出系数:N<=10&&&≥1TTL门电路的主要参数扇出系数—输出端允许驱动的门电路的最大数目。输入A、B波形如图所示,请画出与非门的输出（Y）波形。ABYY=AB课堂练习:&ABYABY001011101110真值表RLUCC13.7其它类型的TTL门电路1.集电极开路的与非门（OC门）输入全1时，输出=0；输入任0时，输出悬空+5VFR2R13kT2R3T1T5b1c1ABC&符号应用时输出端要接一上拉负载电阻RL。&OC门可以实现“线与”功能。&&&UCCF1F2F3F分析：F1、F2、F3任一导通，则F=0。F1、F2、F3全截止，则F=1。输出级RLUCCRLT5T5T5F=F1F2F3负载电阻RL和电源UCC可以根据情况选择。&J+30V220VJD2.三态门E—控制端+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE一、结构+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE二、工作原理(1)控制端E=0时的工作情况：01截止+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE(2)控制端E=1时的工作情况10导通截止截止高阻态&ABF符号功能表三、三态门的符号及功能表&ABF符号功能表使能端高电平起作用使能端低电平起作用E1E2E3公用总线=０=１=０三态门主要作为TTL电路与总线间的接口电路。四、三态门的用途工作时，E1、E2、E3分时接入高电平。13.8组合逻辑电路的分析特点:某一时刻的输出状态仅由该时刻电路的输入信号决定,而与该电路在此输入信号之前所具有的状态无关。

组合逻辑电路：用各种门电路组成的，用于实现某种功能的复杂逻辑电路。化简得出结论（逻辑功能）。组合逻辑电路图写出逻辑表达式分析方法：例1：&&&&ABYABAABBABY=AABBAB=AAB+BAB=AAB+BAB=AB(A+B)=(A+B)(A+B)=0+AB+AB+0异或门组合逻辑电路的分析=AB+AB组合逻辑电路的分析例2：M=1(高电平）：Y=AM=0(低电平）：Y=B本图功能：二选一电路。数据选择器B&&&AMY1M=0时：#1门被封锁，#2门开通。M=1时：#1门开通，#2门被封锁。Y=AMBM=AM+BM#1#213.9组合逻辑电路的设计方法步骤:根据题意列真值表逻辑式化简卡诺图化简画逻辑电路图写最简逻辑式例1:

交通灯故障监测逻辑电路的设计。红灯R黄灯Y绿灯G单独亮正常黄、绿同时亮正常其它情况不正常RYG单独亮正常黄、绿同时亮正常其他情况不正常RYG000011111011110000Z=RYG+RG+RY组合逻辑电路的设计RYGZ000100100100011010001011110111111、列真值表2、卡诺图化简RYRG3、写最简逻辑式设：灯亮为“1”，不亮为“0”，正常为“0”，不正常为“1”。例14、用基本逻辑门构成逻辑电路Z=RYG+RG+RYRYG&111&&1Z若要求用与非门构成逻辑电路呢？组合逻辑电路的设计例15、用与非门构成逻辑电路=RYG+RG+RY=RYG•RG•RY组合逻辑电路的设计例1Z=RYG+RG+RYRYG&111&&Z&(利用反演定理A+B=AB,A+B+C=ABC)例2设计一个三人表决逻辑电路，要求:三人A、B、C各控制一个按键，按下为“1”，不按为“0”。多数（2）按下为通过。通过时L＝1，不通过L＝0。用与非门实现。组合逻辑电路的设计LABC+5V要设计的逻辑电路ABCL00000010010001111000101111011111ABC0000111110111100002、用画卡诺图化简L=AC+BC+AB3、写出最简“与或”式组合逻辑电路的设计1、列真值表BCACAB4、用与非门实现逻辑电路L=AB+AC+BC=AB•AC•BC组合逻辑电路的设计例2&&&&ABCL&13.10集成组合逻辑电路13.10.1数据选择器13.10.2七段显示译码器13.10.3译码器13.10.4加法器13.10.5比较器13.10.1数据选择器集成组合逻辑电路从多个数据中选择出一个选择，也叫多路转换器其功能类似一个多投开关，是一个多输入、单输出的组合逻辑电路。D0D1FA输入输出控制1、2选1数据选择器1&&D0D1A1FAF0D01D1F=AD0+AD1输入数据输出数据控制信号集成化D0D1YA型号:74LS157从2个4位二进制数中选择一个，用74LS157，画出电路图。数据选择器2、4选1数据选择器(集成电路型号:74LS153)A1

A0Y

00

D0

01

D110

D2

11

D3

Y=A1A0D0+A1A0D1+A1A0D2+A1A0D3D0A0D3D2D1A1YY=A1A0D0+A1A0D1+A1A0D2+A1A0D34选1数据选择器&&&&1DOD1D2D311YA0A1&&123456&&78910111213141516地1W1D01D11D21D3A12S2D22W2D02D12D3A0电源1STTL集成电路：双4选1数据选择器型号:74LS153（国产T1153--T4153)输出输入A0A1SW10000010100110D0D1D2D3从2个8位二进制数中选择一个，用74LS153，画出电路图。13.10.2七段显示译码器显示译码器用于将数字仪表、计算机、和其它数字系统中的测量数据、运算结果译成十进制数显示出来。数字、文字、符号代码译码器显示器二进制数（8421码）显示译码器二进制数十进制数00000000110010200113010040101501106011171000810019二进制数十进制数101010101111110012110113111014111115组成：用0和1两个数字组成，逢二进一二进制数（8421码）每一位上的1所代表的十进制数的大小称为权重例：十进制数11111103+1102+1101+1100=11000+1100+110+11=1111例：二进制数1111123+122+121+120=18+14+12+11=15四位二进制数，每位的权重分别为8、4、2、1，所以称为8421码权重底数称为基指数为位数二—十进制（BCD码）显示译码器用4位二进制数0000-1001分别代表十进制数0-9，称为二—十进制数，又称为BCD码（BinaryCodedDecimal）BCD码十进制数00000000110010200113010040101501106011171000810019abcdefgYa-Yg:控制信号高电平时,对应的LED亮低电平时,对应的LED灭发光二极管510YaYbYgabg510510显示译码器1）二--十进制显示译码器----七段数码管显示译码器译码器A3A2A1A0A3-A0:输入数据要设计的七段数码管显示译码器七段数码管显示译码器abcdefgYaYbYcYdYeYfYgYaabcdefg译码器YbYcYdYeYfYgA3A2A1A0七段显示译码电路真值表十进制数A3A2A1A0

YaYbYcYdYeYfYg

显示字形00000111111001000101100001输入二进制数输出七段显示译码电路真值表十进制数

A3A2A1A0

YaYbYcYdYeYfYg

显示字形

0

0000

11111

100

1

0001

01100001

2

001011011012

3

001111110013

4

010001100114

5

010110110115

6011000111116

7

011111100007

8

100011111118

9

100111100119

A3A2A1A000110100100111101111111000无所谓项当1处理先设计输出Ya的逻辑表示式及电路图Ya=A3+A2A0+A2A1+A2A0=A3•A2A0•A2A1•A2A0A3A2A1A0Ya000001100010200101

300111

401000

501011

601100701111810001

910011以同样的方法可设计出Yb-Yg的逻辑表示式及其电路图；将所有电路图画在一起，就得到总电路图。将此电路图集成化，得到七段显示译码器的集成电路74LS48（国产型号：T339）七段数码管显示译码器电源＋5VRI/RBO74LS48(T339)GNDVcc地A3A2A1A0YaYbYdYfYeYgYcLTRBIRI为0时，使Ya--Yg=0，全灭。RBI为0且A3～A0＝0时，使Ya-Yg=0，全灭。控制端七段数码管显示译码器输入数据输出为0时，使Ya--Yg=1,亮“8”，说明工作正常。LT控制端：测试端LTRI：灭灯输入RBI：灭零输入端：灭零输出端RBO控制端功能电源＋5VRI/RBO74LS48(T339)GNDVcc地A3A2A1A0YaYbYdYfYeYgYcLTRBIRBO，当RBI＝0且A3～A0＝0时，=0；否则＝1RBORBO七段数码管显示译码器RBI和RBO配合使用，可使多位数字显示时的最高位及小数点后最低位的0不显示RBI为0且A3～A0＝0时，使Ya-Yg=0，全灭。RBO，当RBI＝0且A3～A0＝0时，=0；否则＝1RBORBOLS487RBIRBORBIRBORBIRBORBIRBORBIRBORBIRBORBIRBORBIRBORBIRBORBIRBO0056799000“1”“1”七段显示译码器74LS48与数码管的连接此三控制端不用时，通过4.7k电阻接高电平。＋5Vabcdefg74LS48(T339)GNDVcc电源＋5VA3A2A1A0YaYbYdYfYeYgYcLTRIRBI输入信号BCD码13.10.3译码器用途:计算机中的地址译码电路常用类型:2线—4线译码器型号:74LS1393线—8线译码器型号:74LS1384线—16线译码器型号:74LS154(1)2线—4线译码器

A1A0Y1Y3Y0Y2真值表Y2A1A0Y1Y3001110011101101011110111Y0Y0画关于的卡诺图A1A001111100Y0=A1+A0=A1A0写出关于的逻辑式Y0同理写出其他输出量的逻辑式Y0=A1+A0=A1A0Y1=A1+A0=A1A0Y2=A1+A0=A1A0Y3=A1+A0=A1A011&&&&Y0Y1Y2Y3A1A074LS139(2)3线—8线译码器（74LS138）A0A1A2Y0Y1Y7A2A1A0000只=0Y0001只=0Y1111只=0Y7(逻辑电路设计略,设计方法同2—4译码器)(3)4线—16线译码器（74LS154）(逻辑电路设计略,设计方法同2—4译码器)0001只=0A2A1A00000只=0Y0Y11111只=0Y15A3A0A1A2Y0Y1Y15A3译码器的应用举例:(1)模拟信号多路转换的数字控制输入模拟电压模拟电子开关u0u1u2u3译码器A1A0Y0Y1Y2Y3u输出模拟电压数字控制信号(2)计算机中存储器单元及输入输出接口的寻址0单元1单元2单元3单元控制门控制门控制门控制门译码器A1A0Y0Y1Y2Y3或接口单元存储器单元计算机中央控制单元(CPU)数据线地址线单元选择线地址线数n寻址范围(可选择的单元数)n23416(单片机)(1K=1024)20(PC/XT)26(PC586)(1M=1KK)13.10.4加法器(1)半加器1+)010+)110+)001+)110进位C半加器真值表ABFC0000011010101101F=AB+AB=ABC=ABF=AB+AB=ABC=AB半加器逻辑电路图A&＝1BFC半加器ABFC(2)全加器半加器ABFC全加器AnBnCnFnCn+1本位加数低位向本位的进位本位和本位向高位的进位全加器真值表CnAnBnFnCn+1

0000000110010100110110010101011100111111Fn=Cn

(An

Bn)Cn+1=AnBn+Cn(An

Bn)全加器逻辑函数式Fn=Cn

(An

Bn)Cn+1=AnBn+Cn(An

Bn)An&＝1Bn&＝1CnFnCn+11全加器由2个半加器构成一个全加器半加器全加器AnBnCnFnCn+1用4个全加器构成一个4位二进制加法器全加器全加器全加器全加器C0C4A0A3A2A1B0B1B3B2F0F1F2F374LS83用二个74LS83构成8位二进制数加法器A3~A0B3~B0F3~F0C0C4A3~A0B3~B0F3~F0C0C4a3~a0b3~b0a7~a4b7~b47~

43~

013.10.5比较器(1)比较器的功能比较两个数码A和B的大小比较器（续）(2)比较器设计：设计一位比较器（A=a0，B=b0）功能表a0b0YA>BYA=BYA<B00010010011010011010逻辑式根据逻辑式，画出逻辑电路图（略）问题：如何设计二位比较器？（A=a1a0，B=b1b0）比较器（续）(3)集成电路比较器74LS85（国产型号CT74085）a3a2a1a0b3b2b1b0a>ba=ba<bA>BA=BA<B输出74LS85引脚图A输入B输入级联输入74LS85功能表比较器（续）

数码输入级联输入输出a3b3a2b2a1b1a0b0a

>

ba

=

ba

<bA>

BA

=

BA

<Ba3>

b3100a3<