新型硅控整流器

新型硅控整流器（SCR）的数字和

高压的ESD电源钳位汇报人:马艺珂刘明雪

王鑫背景知识随着集成电路特征尺寸不断减小，静电放电（ElectrostaticDischarge，ESD）的影响已经成为制约集成电路产品可靠性的重要原因。据统计，集成电路产品电学失效机制中，大约有40%与ESD冲击有关。为了提高集成电路抗ESD冲击能力，就必须对内部电路进行ESD保护电路设计。有效的ESD钳位保护电路可以大大提升整个芯片的抗ESD的能力，必须具备以下特点：触发电压适当。一方面要较小，便于及时触发；另一方面要大于VDD与VSS的电压差，避免VDD和VSS导通。导通电阻小，能容纳ESD泄放时的大电流。泄漏电流小。电路正常工作时，钳位电路应处于关闭状态，泄漏电流必须足够小，否则会影响内部电路性能和增大电路的静态功耗。能够防止闩锁效应。由于钳位电路处于电源/地之间，屏蔽闩锁尤为重要，否则会使整个电路失效。闩锁效应闩锁效应是CMOS工艺所特有的寄生效应，严重会导致电路的失效，甚至烧毁芯片。闩锁效应是由NMOS的有源区、P衬底、N阱、PMOS的有源区构成的n-p-n-p结构产生的，当其中一个三极管正偏时，就会构成正反馈形成闩锁。静电是一种看不见的破坏力，会对电子元器件产生影响。ESD和相关的电压瞬变都会引起闩锁效应（latch-up）是半导体器件失效的主要原因之一。ESD防护窗口ESD防护窗口与特征尺寸关系常用的ESD钳位保护电路及特点分析栅耦合MOS管(GCMOS)、级联二极管串（CDS）、可控硅管(SCR)等。

GCMOS是最常用的钳位保护电路，但其单位面积抗ESD的能力差，获得高ESD保护能力时需版图面积过大。

CDS管结构简单，钳位能力强，但CMOS工艺下会出现Darlington效应，影响泄放能力。

SCR管单位面积抗ESD能力强，泄漏电流小，但其特有的Snapback特性容易造成闩锁效应。新型ESD钳位保护电路由于闩锁的问题，尤其是在高电压应用，可控硅的（SCR）ESD保护主要问题是加在电源芯片上其固有的低的保持电压。在这里，我们提出一个内嵌在NMOS中的SCR（MISCR），表现出几乎没有回滞效应和良好的防静电鲁棒性，这是合格的片上功率钳位ESD保护。通过改变层叠数，堆叠的器件获得了一系列的触发和保持电压，也可用于高电压的ESD电源钳位应用。新型ESD钳位保护电路

图2LVTSCR剖面图

图3MISCR剖面图新型ESD钳位保护电路图3LVTSCR和MISCR等效电路图

TLP测试结果图4LVTSCR和MISCR的TLP测试图

TLP测试结果图5不同N阱长度下的TLP测试图模拟电流密度分布图6MISCR和LVTSCR的电流密度分布堆叠电路图7MISCR结构的堆叠电路图SOI工艺下MISCR器件结构图8SOIBCD工艺下的MISCR器件结构图9（a）不同的N阱长度和堆叠个数下MISCR的TLP测试结果。图9（b）不同的N阱长度和堆叠个数下MISCR的TLP测试结果。结论在CMOS工艺和SOIBCD工艺下，MISCR结构实现了几乎没有回滞现象和良好的ESD鲁棒性。阳极电极直接连接到中央的N+注入，这个N+注入是跨在N阱和P阱的PN结上的，因此具有低的触发电压。通过改变N阱的长度，可以调整保持电压，并保持其回滞电压在小范