课题八 组合电路分析和设计及全加器(2学时)

参阅教材章节：4.1组合逻辑电路的一般分析方法

4.2组合逻辑电路的设计方法

4.3.1全加器课题8:组合电路的分析和设计及全加器中国矿业大学信电学院本节课内容一、组合电路的一般分析方法二、组合电路的设计方法三、全加器

1.一位全加器设计

2.多位全加器设计

3.集成全加器及应用

对你的期望：熟练掌握组合电路的分析和设计方法。掌握集成全加器的应用组合电路特点功能上：结构上：输出仅与该时刻的输入有关。由门电路组成。数字逻辑电路组合逻辑电路时序逻辑电路逻辑关系：Fi=fi(X1，X2，…，Xn)i=(1、2、…、m)1.任务：2.目的：3.方法：

一组合电路的分析方法

确定已知逻辑图的逻辑功能。⑴写表达式；⑵化简变换；⑶列真值表；⑷功能描述。

⑴了解电路功能⑵改进电路设计逻辑电路功能描述可用表达式、卡诺图、真值表等多种方法，这里特指用概括的文字进行功能描述。Y1.AB&&&&YY3Y2..例1：分析下图的逻辑功能1.写出逻辑表达式Y=Y2Y3...=AABBABAB..AB.A..ABB2.应用逻辑代数化简Y=AABBAB...=AAB+BAB..=AB+AB反演律=A(A+B)+B(A+B)..反演律=AAB+BAB..3.列逻辑状态表ABY001100111001

4.分析逻辑功能

输入相同输出为“0”，输入相异输出为“1”，称为“异或”逻辑关系。这种电路称“异或”门。Y=AB+AB=AB逻辑式=1ABY逻辑符号例2：分析图示逻辑功能

M1.写表达式CNPQR例：MCNPQR2.化简变换ABC F00000011 01010110 1001 1010 1100 1111 4.功能描述：三变量判奇电路电路改进：=1ABF=1CF＝∑m(1,2,4,7)3.真值表1.任务：根据功能要求，设计逻辑电路。2.方法:(1)列真值表

(2)写表达式

(3)化简变换

(4)画逻辑图

3.举例：三变量表决器血型“输送—

接受”数字密码锁操作码形成器

列真值表时要进行逻辑变量假设二组合电路的设计方法例1：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。1.逻辑假设。三个按键A、B、C按下时为“1”，不按时为“0”。输出量为F，多数赞成时是“1”，否则是“0”。2.根据题意列出逻辑状态表（真值表）逻辑状态表F＝∑m(3,5,6,7)ABC0001111001ABACBC3.画出卡诺图：F＝∑m(3,5,6,7)4.根据逻辑表达式画出逻辑图。&1&&ABCF&&&&ABCF若用与非门实现例2：血型“输送---接收”电路A型：B型：AB型：O型：00011011输入变量：A3A2

表示输血者的血型

A1A0

表示受血者的血型输出变量：F表示配对结果，1表示配对成功

0表示失败真值表

A3A2A1A0F 0000 0001 0010 0011 0100 0101 011001111000 1001 1010 1011 1100 1101 11101111A型：B型：AB型：O型：000110111 0 1 0 0 1 1 0 0 0 1 0 1 1 1 1 A3A2

表示输血者的血型A1A0

表示受血者的血型例3.数字密码锁的设计（用四输入端和二输入端与非门设计）数字锁ABCD输入密码E使能控制KZ开锁报警密码锁模型要求：设输入密码ABCD＝1111时使能E＝1时：密码正确，开锁K＝1。密码错误，报警Z＝1。EABCDKZ0×0010000011┇01111010111110011111110简化真值表使能E＝0时：不开锁，不报警。例4.操作码形成器的设计:”*”、”+”和”-”产生操作码分别为01、10、11，无操作时产生00，不能同时按下两键ABCF1F2

000001010011100101110111A表示“*”B表示“+”C表示“-”001110×

×01×

××

××

×三加法器加法器:实现二进制加法运算的电路进位如：000011+10101010不考虑低位来的进位半加器实现要考虑低位来的进位全加器实现3.1半加器

半加：实现两个一位二进制数相加，不考虑来自低位的进位。AB两个输入表示两个同位相加的数两个输出SC表示半加和表示向高位的进位半加器逻辑状态表ABSC0000011010101101逻辑表达式逻辑图&=1..ABSCCOABSC逻辑符号S=AB3.2全加器输入Ai表示两个同位相加的数BiCi-1表示低位来的进位输出表示本位和表示向高位的进位CiSi

全加：实现三个一位二进制数相加，且考虑来自低位的进位。AiBiCi-1SiCi

000000011001010011011001010101110011111

11.列逻辑状态表2.写出逻辑式3.化简逻辑图AiBiCi-1SiCi∑逻辑符号AiBiSi&=1=1Ci-1&≥1Ci3.3

多位加法器a1b1c0c1s1∑a0b0c-1c0s0∑a2b2c1c2s2∑a3b3c2c3s3∑1.串行进位加法器优点:电路简单缺点:速度低C0=A0B0+(A0⊕

B0)C-1=G0+P0C-1C1=G1+P1C0=G1+P1G0+P1P0C-1C2=G2+P2C1=G2+P2G1+P2P1G0+P2P1P0C-1C3=G3+P3C2=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C-1

2.超前进位加法器—速度高可见，Ci仅与Gi、Pi有关，即只与被加数、加数有关，可并行产生。

超前进位产生器

Ci=(Ai⊕Bi)Ci-1+AiBi=Gi+PiCi-1PiGi

进位传输项

进位产生项

超前进位产生器74182G0~G3：进位产生输入P0~P3：进位传递输入G：进位产生输出

G=G3+P3G2+P3P2G1+P3P2P1G0P：进位传递产生输出

P=P3P2P1P0C-1：进位输入C0~C2：进位输出C0

=G0+P0C-1 C1

=G1+P1G0+P1P0C-1C2

=G2+P2G1+P2P1G0+P2P1P0C-1AiBiSi&=1=1Ci-1GiPiPi和Gi产生电路符号：Cn－1pn（4片）（1片）74LS283

3.4集成全加器及应用集成双全加器T694,74LS1834位全加器T6924位超前全加器T693,74LS283,CD4008

超前进位产生器T698,74LS1824位算术逻辑单元/函数发生器T697,74LS181（16功能）

8功能ALU74LS381全加器应用例1：

8421BCD码转换成余3码

分析：8421BCD＋0011→余3码

P口→BCD码，Q口→0011，Ci＝0

输出口（和）→余3码8注意高低位顺序3A2A1A0Co74LS283B3B2B1B0AMC3B'3B'2B'1B'0B3B2B1B03A2A1A0AS3S2S1S0D'3D'2D'1D'0iC=1=1=1=1例2：用四位全加器设计一个四位二进制码的加减器.即在控制信号