数电第三章 组合逻辑电路

数字电子技术基础组合逻辑电路

组合逻辑电路学习要点二进制、二进制与十进制的相互转换逻辑代数的公式与定理、逻辑函数化简逻辑门电路的逻辑符号及逻辑功能组合电路的分析方法和设计方法典型组合逻辑电路的功能

数字电路概述数字信号与数字电路模拟信号：在时间上和数值上连续的信号。数字信号：在时间上和数值上不连续的（即离散的）信号。uu模拟信号波形数字信号波形tt对模拟信号进行传输、处理的电子线路称为模拟电路。对数字信号进行传输、处理的电子线路称为数字电路。（1）工作信号是二进制的数字信号，在时间上和数值上是离散的（不连续），反映在电路上就是低电平和高电平两种状态（即0和1两个逻辑值）。（2）在数字电路中，研究的主要问题是电路的逻辑功能，即输入信号的状态和输出信号的状态之间的逻辑关系。（3）对组成数字电路的元器件的精度要求不高，只要在工作时能够可靠地区分0和1两种状态即可。数字电路的特点（1）进位制：表示数时，仅用一位数码往往不够用，必须用进位计数的方法组成多位数码。多位数码每一位的构成以及从低位到高位的进位规则称为进位计数制，简称进位制。数制与编码（2）基数：进位制的基数，就是在该进位制中可能用到的数码个数。（3）位权（位的权数）：在某一进位制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数。权数是一个幂。1、数制数码为：0～9；基数是10。运算规律：逢十进一，即：9＋1＝10。十进制数的权展开式：(1)、十进制５５５５５×１０３＝５０００５×１０２＝５００５×１０１＝５０５×１００＝５＝５５５５103、102、101、100称为十进制的权。各数位的权是10的幂。同样的数码在不同的数位上代表的数值不同。＋任意一个十进制数都可以表示为各个数位上的数码与其对应的权的乘积之和，称权展开式。即：(5555)10＝5×103

＋5×102＋5×101＋5×100又如：(209.04)10＝2×102

＋0×101＋9×100＋0×10－1＋4×10－2(2)、二进制数码为：0、1；基数是2。运算规律：逢二进一，即：1＋1＝10。二进制数的权展开式：如：(101.01)2＝1×22

＋0×21＋1×20＋0×2－1＋1×2－2

＝(5.25)10加法规则：0+0=0，0+1=1，1+0=1，1+1=10乘法规则：0.0=0，0.1=0，1.0=0，1.1=1运算规则各数位的权是２的幂二进制数只有0和1两个数码，它的每一位都可以用电子元件来实现，且运算规则简单，相应的运算电路也容易实现。数码为：0～7；基数是8。运算规律：逢八进一，即：7＋1＝10。八进制数的权展开式：如：(207.04)10＝2×82

＋0×81＋7×80＋0×8－1＋4×8－2＝(135.0625)10(3)、八进制(4)、十六进制数码为：0～9、A～F；基数是16。运算规律：逢十六进一，即：F＋1＝10。十六进制数的权展开式：如：(D8.A)2＝13×161

＋8×160＋10×16－1＝(216.625)10各数位的权是8的幂各数位的权是16的幂结论①一般地，N进制需要用到N个数码，基数是N；运算规律为逢N进一。②如果一个N进制数M包含ｎ位整数和ｍ位小数，即(an-1an-2…a1a0·a－1a－2…a－m)2则该数的权展开式为：(M)2

＝an-1×Nn-1

＋

an-2×Nn-2

＋…＋a1×N1＋

a0

×N0＋a－1×N-1＋a－2×N-2＋…＋a－m×N-m③由权展开式很容易将一个N进制数转换为十进制数。数制转换（1）二进制数转换为八进制数：将二进制数由小数点开始，整数部分向左，小数部分向右，每3位分成一组，不够3位补零，则每组二进制数便是一位八进制数。将N进制数按权展开，即可以转换为十进制数。(1)、二进制数与八进制数的相互转换1101010.01000＝(152.2)8（2）八进制数转换为二进制数：将每位八进制数用3位二进制数表示。 =011111100.010110(374.26)8(2)、二进制数与十六进制数的相互转换111010100.0110000＝(1D4.6)16=101011110100.01110110(AF4.76)16

二进制数与十六进制数的相互转换，按照每4位二进制数对应于一位十六进制数进行转换。(3)、十进制数转换为二进制数采用的方法—基数连除、连乘法原理：将整数部分和小数部分分别进行转换。整数部分采用基数连除法，小数部分采用基数连乘法。转换后再合并。整数部分采用基数连除法，先得到的余数为低位，后得到的余数为高位。小数部分采用基数连乘法，先得到的整数为高位，后得到的整数为低位。所以：(44.375)10＝(101100.011)2采用基数连除、连乘法，可将十进制数转换为任意的N进制数。

用一定位数的二进制数来表示十进制数码、字母、符号等信息称为编码。

用以表示十进制数码、字母、符号等信息的一定位数的二进制数称为代码。

数字系统只能识别0和1，怎样才能表示更多的数码、符号、字母呢？用编码可以解决此问题。

二-十进制代码：用4位二进制数b3b2b1b0来表示十进制数中的0~9十个数码。简称BCD码。2421码的权值依次为2、4、2、1；余3码由8421码加0011得到；格雷码是一种循环码，其特点是任何相邻的两个码字，仅有一位代码不同，其它位相同。

用四位自然二进制码中的前十个码字来表示十进制数码，因各位的权值依次为8、4、2、1，故称8421BCD码。2、编码逻辑门电路获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。逻辑0和1：电子电路中用高、低电平来表示。逻辑门电路：用以实现基本和常用逻辑运算的电子电路。简称门电路。基本和常用门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等。基本逻辑关系及其门电路1、与逻辑和与门电路当决定某事件的全部条件同时具备时，结果才会发生，这种因果关系叫做与逻辑。实现与逻辑关系的电路称为与门。F=AB与门的逻辑功能可概括为：输入有0，输出为0；输入全1，输出为1。F=AB逻辑与（逻辑乘）的运算规则为：与门的输入端可以有多个。下图为一个三输入与门电路的输入信号A、B、C和输出信号F的波形图。2、或逻辑和或门电路在决定某事件的条件中，只要任一条件具备，事件就会发生，这种因果关系叫做或逻辑。实现或逻辑关系的电路称为或门。F=A+B或门的逻辑功能可概括为：输入有1，输出为1；输入全0，输出为0。F=A+B逻辑或（逻辑加）的运算规则为：或门的输入端也可以有多个。下图为一个三输入或门电路的输入信号A、B、C和输出信号F的波形图。3、非逻辑和非门电路决定某事件的条件只有一个，当条件出现时事件不发生，而条件不出现时，事件发生，这种因果关系叫做非逻辑。实现非逻辑关系的电路称为非门，也称反相器。输入A为高电平1(5V)时，三极管饱和导通，输出F为低电平0（0V)；输入A为低电平0(0V)时，三极管截止，输出F为高电平1（4.7V)。逻辑非（逻辑反）的运算规则为：4、复合门电路将与门、或门、非门组合起来，可以构成多种复合门电路。由与门和非门构成与非门。（1）与非门与非门的逻辑功能可概括为：输入有0，输出为1；输入全1，输出为0。集成门电路1、TTL与非门①输入信号不全为1：如uA=0.3V，uB=3.6V3.6V0.3V1V则uB1=0.3+0.7=1V，V2、V5截止，V3、V4导通忽略iB3，输出端的电位为：输出F为高电平1。uF≈5―0.7―0.7＝3.6V3.6V3.6V②输入信号全为1：如uA=uB=3.6V2.1V则uB1=2.1V，V2、V5导通，V3、V4截止输出端的电位为：uF=UCES＝0.3V输出F为低电平0。功能表真值表逻辑表达式：输入有0，输出为1；输入全1，输出为0。内含4个两输入端的与非门，电源线及地线公用。内含两个4输入端的与非门，电源线及地线公用。1.悬空的输入端相当于接高电平。2.为了防止干扰，一般将悬空的输入端与有效端并接或接高电平。由或门和非门构成或非门。（2）或非门或非门的逻辑功能可概括为：输入有1，输出为0；输入全0，输出为1。（二）异或门（74LS86）逻辑关系:相异出1；相同出0（三）三态门（TSL）导通截止当Ｅ为低电平时电路处于第三状态:禁止态（高阻态）

当Ｅ为高电平时&ABF符号功能表高电平起作用&ABF符号功能表低电平起作用(四)集电极开路的与非门（OC门）集电极悬空a）电路图b）逻辑符号使用时必须外接电阻和电源负载也可以是继电器、发光二极管等2．ＯＣ门主要用途

1）实现“线与”功能

00截止截止导通导通01导通截止截止导通1110真值表00012）实现电平转换

一般LSTTL电路输出高电平为3.4Ｖ，低电平为0.35Ｖ，若要把逻辑电平变换成更高（例如15Ｖ）的输出电平，以满足其它形式的逻辑门电路或某些特殊的要求。+15V+15V3）驱动显示器件和执行机构

可以用ＯＣ门直接驱动小电珠或发光二极管（需串联限流电阻）。

例如图所示，为74LS00与非门构成的电路，Ａ端为信号输入端，Ｂ端为控制端，试根据其输入波形画出其输出波形。Y2、CMOS门电路（1）uA＝0V时，VN截止，VP导通。输出电压uF＝VDD＝10V。（2）uA＝10V时，VN导通，VP截止。输出电压uF＝0V。CMOS非门CMOS与非门①A、B当中有一个或全为低电平0时，VN1、VN2中有一个或全部截止，VP1、VP2中有一个或全部导通，输出F为高电平1。②只有当输入A、B全为高电平1时，VN1和VN2才会都导通，VP1和VP2才会都截止，输出F才会为低电平0。CMOS或非门①只要输入A、B当中有一个或全为高电平1，VP1、VP2中有一个或全部截止，VN1、VN2中有一个或全部导通，输出F为低电平0。②只有当A、B全为低电平0时，VP1和VP2才会都导通，VN1和VN2才会都截止，输出F才会为高电平1。（四）CMOS传输门和模拟开关CMOS传输门a）电路b）逻辑符号CMOS传输门和一个反相器结合起来，称为模拟开关。Ｃ=1，传输门导通；Ｃ=0，传输门断开。模拟开关a）电路图b）符号图CD4066是一种用途广泛的四双向模拟开关，内部有四个模拟开关和四个控制端。话筒选择电路话筒选择电路TTL与CMOS连接规则一种类型的集成电路（作为前级驱动门）要能直接驱动另一种类型的集成电路（作为后级负载门），必须保证电平和电流两方面的适配，即驱动门必须能为后一级的负载门提供符合要求的高、低电平和足够的输入电流，这就必须同时满足下列四式：

逻辑函数及其化简将门电路按照一定的规律连接起来，可以组成具有各种逻辑功能的逻辑电路。分析和设计逻辑电路的数学工具是逻辑代数（又叫布尔代数或开关代数）。逻辑代数具有3种基本运算：与运算（逻辑乘）、或运算（逻辑加）和非运算（逻辑非）。一、逻辑函数用有限个与、或、非逻辑运算符，按某种逻辑关系将逻辑变量A、B、C、...连接起来，所得的表达式F=f（A、B、C、...）称为逻辑函数。二、逻辑函数的表示方法真值表逻辑函数式

逻辑图波形图输入变量不同取值组合与函数值间的对应关系列成表格用逻辑符号来表示函数式的运算关系输入变量输出变量取值：逻辑0、逻辑1。逻辑0和逻辑1不代表数值大小，仅表示相互矛盾、相互对立的两种逻辑态反映输入和输出波形变化的图形又叫时序图

逻辑函数的表示方法例：逻辑变量值函数值ABY001010100111逻辑函数Y的真值表输入变量状态按二进制由小到大的顺序开关扳在上面开关扳在下面真值表用各变量的与、或、非逻辑运算的组合表示逻辑函数。逻辑变量值函数值ABY001010100111逻辑函数表达式：逻辑函数表达式真值表与逻辑函数表达式间的转换：111001010100YBA函数值逻辑变量值

真值表：反变量原变量AB基本乘积项逻辑函数表达式：&&逻辑图波形图：是由输入变量的所有可能取值组合的高、低电平及其对应的输出函数值的高、低电平所构成的图形。F＝ＡＢ＋ＢＣＡＢＣF００００００１００１０００１１１１０００１０１０１１０１１１１１００００波形图逻辑变量值函数值ABY001010100111二变量卡诺图

一个小方格代表一个最小项，然后将这些最小项按照一定规律排列起来。三变量卡诺图

m0m1m3m2m4m5m7m6

BC

00

01

11

10

A

01相邻的两状态只可有一个变量发生变化卡诺图ABCD0001111000011110四变量卡诺图单元编号0010，对应于最小项：ABCD=0100时函数取值函数取0、1均可。只有一项不同ABY001010100111ABF001010100111真值表相同逻辑函数Y与F相等逻辑函数相等逻辑代数中的基本公式和定律2)结合律公式5：公式5′：

3)分配律公式6：公式6′：3．逻辑代数中的一些特殊定律

1)重叠律公式7：公式7′：逻辑代数中的基本公式和定律2)反演律(摩根定律)

公式8：公式8′：3)非非律(否定律或还原律)

公式9：逻辑代数中的基本公式和定律（二）、常用公式公式10：证明：应用举例：证明：应用举例：DCBCADCBCAA++=++被吸收公式11：逻辑代数中的基本公式和定律A+AB=AA+AB=A(1+B)=A•1=A应用举例：被吸收证明：公式12：逻辑代数中的基本公式和定律证明：1吸收公式13：逻辑代数中的基本公式和定律公式可推广：可以是任意多个变量只要包含B和C函数的简化依据

逻辑电路所用门的数量少

每个门的输入端个数少

逻辑电路构成级数少

逻辑电路保证能可靠地工作降低成本提高电路的工作速度和可靠性逻辑函数的简化同一个函数可以有不同的表达式，即使对于某一类表达式而言，其表达式也不是唯一的，有的较复杂的，有的较简单，相应的逻辑电路也较复杂或较简单。利用公式Ａ＋Ａ＝1，将两项合并为一项，并消去一个变量。

若两个乘积项中分别包含同一个因子的原变量和反变量，而其他因子都相同时，则这两项可以合并成一项，并消去互为反变量的因子。运用摩根定律运用分配律运用分配律

如果乘积项是另外一个乘积项的因子，则这另外一个乘积项是多余的。运用摩根定律利用公式Ａ＋ＡＢ＝Ａ，消去多余的项。利用公式Ａ＋ＡＢ＝Ａ＋Ｂ，消去多余的变量。

如果一个乘积项的反是另一个乘积项的因子，则这个因子是多余的。利用公式Ａ＝Ａ（Ｂ＋Ｂ），为某一项配上其所缺的变量，以便用其它方法进行化简。利用公式Ａ＋Ａ＝Ａ，为某项配上其所能合并的项。组合逻辑电路：输出仅由输入决定，与电路当前状态无关；电路结构中无反馈环路（无记忆）。

组合逻辑电路的分析与设计组合逻辑电路的分析逻辑图逻辑表达式11最简与或表达式化简22从输入到输出逐级写出最简与或表达式3真值表34电路的逻辑功能当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。4例：分析下图的逻辑功能

&&&&ABF真值表相同为“0”不同为“1”异或门=1组合逻辑电路的设计真值表电路功能描述例：用与非门设计一个交通报警控制电路。交通信号灯有红、绿、黄3种，3种灯分别单独工作或黄、绿灯同时工作时属正常情况，其他情况均属故障，出现故障时输出报警信号。设红、绿、黄灯分别用A、B、C表示，灯亮时其值为1，灯灭时其值为0；输出报警信号用F表示，灯正常工作时其值为0，灯出现故障时其值为1。1穷举法设置输入输出变量。（变量名称，状态）根据逻辑要求列出真值表。2逻辑表达式最简与或表达式化简324逻辑变换345逻辑电路图5真值表电路功能描述例：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。设输入变量：主裁判为变量A，副裁判分别为B和C，按下为1，不按为0；输出变量：灯为Y，亮为1，不亮为0。穷举法逻辑表达式设置输入输出变量。（变量名称，状态）根据逻辑要求列出真值表。最简与或表达式化简逻辑变换逻辑电路图集成组合逻辑电路组合逻辑电路的品种很多，常见的有编码器、译码器、数据选择器、数据分配器、数字比较器、加法器等。由于这些电路应用很广泛，因此，有专用的中规模集成器件（MSI）。采用MSI实现逻辑函数不仅可以缩小体积，而且可以大大提高电路的可靠性，使设计更为简单。中规模功能器件一般有通用性、能“自扩展”、电路内部一般设置有缓冲门等特点。

常用的组合电路783.4.1编码器3.4.2译码器

3.4.3数据选择器

（MUX）

3.4.4数据分配器

3.4.5数值比较器

3.4.6加法器

3.4.1编码器79所谓编码就是赋予选定的一系列二进制代码以固定的含义。n个二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号。一、二进制编码器（以三位二进制为例）将信号状态编制成二进制代码对全班学生进行编码,至少几位二进制？

74HC148的逻辑框图

801、二进制译码器81将n个输入的组合码译成2n种电路状态。也叫n---2n译码器。译码器的输入：

一组二进制代码译码器的输出：一组高低电平信号译码器

2线-4线译码器

82833-8

译码器2、二进制译码器应用举例3.4.2译码器8474HC138逻辑框图

3-8

译码器74HC138的内部线路附加控制端低电平输出863线-8线译码器（74HC138）

输入

输出0×××××11111111×1××××11111111××1×××111111111000000111111110000110111111100010110111111000111110111

11001001111011110010111111011001101111110110011111111110允许译码禁止译码反码输出只要有一个不同

87扩展为4线-16线译码器禁止译码允许译码88禁止译码允许译码89应用：逻辑函数发生器

例：实现逻辑函数解：１．转换为最小项表达式（配齐变量）２．写成序数的形式步骤：3.转换成与非表达式904、画逻辑图＆91例：用3-8译码器实现下列三变量2输出函数。解：由于92接线图:3-8

译码器F2F1&&ABC

1

93

某车间有三台机器，用红、黄两个故障指示灯表示机器的工作情况。当只有一台机器有故障时，黄灯亮；若有两台机器同时发生故障时，红灯亮；只有当三台机器都发生故障时，才会使红、黄灯都亮。用74HC138和多输入的与非门设计一个控制灯亮的逻辑电路。

故障指示灯943、二-十进制译码器（BCD译码器）将输入的一位BCD码（四位二进制数）译成10种不同的电路状态。BCD

译码器BCD

码74HC42逻辑框图9596二-十进制译码器10输出端对应0-98421BCD伪码电路设计时未使用约束项可自动识别伪码974、七段显示译码器二-十进制编码显示译码器显示器件在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。显示器件：常用的是七段数码显示管共阴极半导体七段数码管BS201a）管脚排列图b）内部接线图共阳极半导体七段数码管BS204a）管脚排列图b）内部接线图阴极共接，阳极为1时该发光二极管亮阳极共接，阴极为0时该发光二极管亮99显示器件

常用的是七段显示器件111111001100001111001abcdefgabcdfge0110011101101110111111110000111111111110111101101七段显示译码器100

显示译码器与显示器件的连接bfacdegbfacdegDCBA半导体数码管的优点

工作电压低（1.7～1.9Ｖ），体积小，可靠性高，寿命长（>1万小时），响应速度快（<10ns），颜色丰富等。

缺点

耗电比液晶数码管大，工作电流一般为几mA至几十mA

。

74HC48BCD共阴七段译码/驱动器101102显示74HC48应用于高电平驱动的共阴极显示器。当输入信号为0000～1001时，分别显示0～9数字信号:

12345678901作为输入端103104当输入1010～1110时，显示稳定的非数字信号；当输入为1111时，七个显示段全暗:1051）灭灯功能

应用：字型闪烁（为连续脉冲）00000000作为输入端1062）试灯功能(利用试灯输入信号来测试数码管的好坏)作为输入端101111111任意任意B损坏1073）灭零功能

作为输出端00000000100000108

与配合使用，可消去混合小数的前零和无用的尾零。例如一个七位数显示器，如要将006.0400显示成6.04。

109110111CD4511与七段显示器件的连接：（取220Ω）3.4.3数据选择器（MUX）112从一组数据中选择一路信号进行传输的电路，称为数据选择器。A0A1D3D2D1D0W控制信号输入信号输出信号

数据选择器类似一个多掷开关。选择哪一路信号由相应的一组控制信号控制。1、数据选择器的功能及工作原理1132、八选一数据选择器

1148选1MUX的性质（函数式）3、数据选择器的应用（1）功能扩展

两片74HC151构成的16选1数据选择器116（2）实现组合逻辑函数例：八选一数据选择器实现逻辑函数。

２．写成序数的形式

解：１．配齐变量117八选一数据选择器的输出表达式为：（设）要实现的函数：

比较上面两式可知：若F118例：用八选一数据选择器实现逻辑函数。

119若F120用数据选择器实现组合逻辑函数3.4.4数据分配器121

数据分配器能根据地址信号将一路输入数据按需要分配给某一个对应的输出端，它的操作过程是数据选择器的逆过程。

其功能相当于一个波段开关，如图所示。