微机原理及接口技术第7章

第七章第7章半导体存储器及其接口教学重点芯片SRAM2114和DRAM4116

芯片EPROM2764和EEPROM2817ASRAM、EPROM与CPU的连接7.1半导体存储器概述除采用磁、光原理的辅存外，其它存储器主要都是采用半导体存储器本章介绍采用半导体存储器及其组成主存的方法CPU寄存器CACHE主存（内存）辅存（外存）7.1.1半导体存储器的分类按用途分类内部存储器（内存、主存）外部存储器（外存、辅存）按存储介质分类半导体集成电路存储器磁存储器光存储器7.1.1半导体存储器的分类（续）按制造工艺双极型：速度快、集成度低、功耗大MOS型：速度慢、集成度高、功耗低按使用属性随机存取存储器RAM：可读可写、断电丢失只读存储器ROM：正常只读、断电不丢失详细分类，请看图示图7.1半导体存储器的分类半导体存储器只读存储器（ROM）随机存取存储器（RAM）静态RAM（SRAM）动态RAM（DRAM）非易失RAM（NVRAM）掩膜式MROM一次性可编程ROM（PROM）紫外线擦除可编程ROM（EPROM）电擦除可编程ROM（EEPROM）详细展开，注意对比7.1.2存储器的主要性能参数存储容量对于M位地址总线、N位数据总线的半导体存储器芯片的存储容量则为2M×N位芯片的存储容量＝2M×N＝存储单元数×存储单元的位数存取速度存取时间(AccessTime)TA：启动一次存储器操作，到完成该操作所经历的时间存储周期(MemoryCycle)TMC：为连续进行两次独立的存储器操作之间所需的最小时间间隔可靠性MTBF(MeanTimeBetweenFailures)，即平均故障间隔时间来衡量，MTBF越长，可靠性越高性能／价格比7.1.3微机存储系统机构采用层次结构的存储器系统CPU寄存器CACHE主存（内存）辅存（外存）用户对存储器的要求7.2半导体存储器结构与原理本节主要介绍典型半导体存储器芯片的内部结构及其存储原理7.2.1

半导体存储器芯片的结构地址锁存地址译码存储体控制电路AB数据缓冲读写电路DBOEWECS①存储体存储器芯片的主要部分，用来存储信息②地址译码电路根据输入的地址编码来选中芯片内某个特定的存储单元③

片选和读写控制逻辑选中存储芯片，控制读写操作①存储体每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据一个存储单元提供并行操作的位单元数称为存储器的字长

存储容量与地址、数据线个数有关：芯片的存储容量＝2M×N＝存储单元数×存储单元的位数

M：芯片的地址线根数

N：芯片的数据线根数

②地址译码电路译码器A5A4A3A2A1A06301存储单元64个单元行译码A2A1A0710列译码A3A4A501764个单元单译码双译码单译码：使用一个译码电路对全部地址进行译码，经过字选择直接选中指定的存储单元，各存储单元按一维方向排列（一列或一行）双译码：将地址分为X行和Y行两部分，用两个译码电路进行译码，产生行选择和列选择线，交叉为指定的存储单元。双译码可减少译码线例题例题：用存储器芯片组成内存，在存储器芯片内部存储单元采用矩阵排列，主要是可以节省存储器芯片内部译码电路。若要组成512字节的内存，不用矩阵形式来组织这些单元就需要条译码线，采用矩阵形式来排列，译码线就可以降低到条。51248③片选和读写控制逻辑片选端CS或CE有效时，可以对该芯片进行读写操作输出OE控制读操作。有效时，芯片内数据输出该控制端对应系统的读控制线写WE（只有RAM芯片或EEPROM芯片才有此引脚）控制写操作。有效时，数据进入芯片中该控制端对应系统的写控制线例题例：某一SRAM芯片其容量2KB（2K*8），除电源和接地线之外，该芯片引出线的最小数目

。A、24B、26C、20D、22D7.2.26管SRAM存储单元T3、T4为放大管，T1、T2为有源负载管。T5、T6是行选门控管，当行选信号为高电平时导通，使触发器A点与原码数据线D接通，B点与反码数据线D接通

字或行选线 ABT5T6T1T2T3T4DD写“1”，A点为高电平，

B点为低电平，使T4截止，T3导通。当行选信号消失后，T3和T4的互锁将保持写入的状态不变，并由电源提供其工作电流，只要不断电，该状态就将一直保持下去。如果要写“0”，则有关状态相反

当选中该单元读信息时，若A点为高电平，B点为低电平，则读出“1”，否则读出“0”六管静态MOS存储单元7.2.3单管DRAM存储单元Cs上充有电荷时，表示存储了信息“1”，当电容上无电荷（未充电或被放电）时，表示存储了信息“0”。进行读操作时，若有放电电流，则读出了“1”，否则读出了“0”CS行选择线TS数据线三个问题：读放大：读出“1”时，输出的高电平只有0.1V左右，使用高灵敏度的读出放大器对输出信号进行放大读重写。进行一次读操作后，Cs中的电荷将几乎被放完，破坏性读出。每次读操作后必须利用读出放大器进行一次重写操作。动态刷新。由于漏电，Cs中的电荷也会在2ms左右的时间内消失，而丢失“1”信息。必须定期进行刷新操作，方法是每隔1－2ms自动进行一次“空读”操作

ROM主要由地址译码器、

存储矩阵、

输出电路三部分组成。7.2.4、ROM的结构及工作原理存储容量＝2n×b（位）存储单元地址4×4位ROM地址译码器存储体存储内容7.3

典型的半导体存储芯片静态RAMSRAM2114SRAMHM6116动态RAMDRAM4116DRAM2164EPROMEPROM2716EPROM2764EEPROMEEPROM2717AEEPROM2864A7.3.1静态RAMSRAM的基本存储单元是触发器电路每个基本存储单元存储二进制数一位许多个基本存储单元形成行列存储矩阵SRAM一般采用“字结构”存储矩阵：每个存储单元存放多位（4、8、16等）每个存储单元具有一个地址SRAM芯片HM6116

24个引脚11条地址线8条数据线1条电源线Vcc和1条接地线GND3条控制引脚芯片允许（选中）CE（E）

写允许信号WE（W）输出允许信号OE（G）

典型的SRAM芯片HM6116芯片内共有16384（16K）个存储位单元，字长8位，共2K个字，构成2KB的内存。

三位控制信号的组合控制6116芯片的工作方式。引脚

工作方式CEOEWED0—D7未选中（待用）HXX高阻读出LLHDout写入LHLDinSRAM芯片2114存储容量为1024×418个引脚：10根地址线A9～A04根数据线I/O4～I/O1片选CS读写R/W123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4R/WA6A5A4A3A0A1A2CSGND功能SRAM2114的功能工作方式CSR/WI/O4～I/O1未选中读操作写操作100×10高阻输出输入7.3.2动态RAMDRAM的基本存储单元是单个场效应管及其极间电容必须配备“读出再生放大电路”进行刷新每次同时对一行的存储单元进行刷新每个基本存储单元存储二进制数一位许多个基本存储单元形成行列存储矩阵DRAM一般采用“位结构”存储体：每个存储单元存放一位需要8个存储芯片构成一个字节单元每个字节存储单元具有一个地址DRAM芯片4116存储容量为16K×116个引脚：7根地址线A6～A01根数据输入线DIN1根数据输出线DOUT行地址选通RAS列地址选通CAS读写控制WEVBBDINWERASA0A2A1VDDVSSCASDOUTA6A3A4A5VCC12345678161514131211109DRAM芯片2164存储容量为64K×116个引脚：8根地址线A7～A01根数据输入线DIN1根数据输出线DOUT行地址选通RAS列地址选通CAS读写控制WENCDINWERASA0A2A1GNDVSSCASDOUTA6A3A4A5A7123456781615141312111097.3.3EPROM顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息一般使用专门的编程器（烧写器）进行编程编程后，应该贴上不透光封条出厂未编程前，每个基本存储单元都是信息1编程就是将某些单元写入信息0EPROM芯片2716存储容量为2K×824个引脚：11根地址线A10～A08根数据线DO7～DO0片选/编程CE/PGM读写OE编程电压VPP功能VDDA8A9VPPOEA10CE/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2VssEPROM2716的功能工作方式CE/PGMOEVCCVPPDO7～DO0待用1×＋5V＋5V高阻读出00＋5V＋5V输出读出禁止01＋5V＋5V高阻编程写入正脉冲1＋5V＋25V输入编程校验00＋5V＋25V输出编程禁止01＋5V＋25V高阻EPROM芯片2764存储容量为8K×828个引脚：13根地址线A12～A08根数据线D7～D0片选CE编程PGM读写OE编程电压VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGMNCA8A9A11OEA10CED7D6D5D4D312345678910111213142827262524232221201918171615EPROM芯片2725612345678910111213141516171819202122232425262728VppA12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8A13A14Vcc27256引脚图A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D027256逻辑图7.3.4EEPROM用加电方法，进行在线（无需拔下，直接在电路中）擦写（擦除和编程一次完成）有字节擦写、块擦写和整片擦写方法并行EEPROM：多位同时进行串行EEPROM：只有一位数据线EEPROM芯片2817A存储容量为2K×828个引脚：11根地址线A10～A08根数据线I/O7～I/O0片选CE读写OE、WE状态输出RDY/BUSY功能NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWENCA8A9NCOEA10CEI/O7I/O6I/O5I/O4I/O312345678910111213142827262524232221201918171615EEPROM2817A的功能工作方式CEOEWERDY/BUSYI/O7～I/O0读出维持字节写入0100×11×0高阻高阻0输出高阻输入EEPROM芯片2864A存储容量为8K×828个引脚：13根地址线A12～A08根数据线I/O7～I/O0片选CE读写OE、WEVccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND12345678910111213142827262524232221201918171615内存条

内存条是集中了多块大容量DRAM芯片的内存模块。7.4半导体存储器与CPU的连接这是本章的重点内容译码和译码器存储器容量扩充技术存储器芯片片选端的处理7.4.1译码和译码器译码：将某个特定的“编码输入”翻译为唯一一个“有效输出”的过程N位编码输入2N位译码输出唯一有效的输出其余均无效译码器译码器件：采用门电路组合逻辑进行译码采用集成译码器进行译码，常用的器件有：2-4（4选1）译码器74LS1393-8（8选1）译码器74LS1384-16（16选1）译码器74LS154地址74LS1387.4.2存储器容量扩充技术通常单片存储芯片的容量不能满足系统要求，需要多片组合来扩充存储器的容量。存储器扩充分为位扩充，字扩充和字位扩充。(1).位扩充当实际存储器芯片每个单元的位数和系统需要内存单元字长不等时采用的方法。用1K*1的静态芯片位扩充1KB的存储器，需要芯片数为8。地址线A0-A9分别连在一起，各芯片的片选信号CS和读/写信号WE都分别连接在一起。（2）、字扩充当存储器芯片上每个存储单元的字长已满足要求，但存储单元的个数不够时，需要增加存储单元的数量，这就称为字扩充。

1K*8的芯片扩充组成4KB，需要4片4片芯片的地址范围为：

000H-3FFH，400H-7FFH，800H-BFFH，C00H-FFFH（3）、字位扩充需要同时进行位扩充和字扩充才能满足系统存储容量要求的方法称为字位扩充。要构成128KB的内存，需要64K*1的芯片片，先位扩充，再字扩充。例：组成8K字节的存储器，需要256*4位的存储芯片

片。16647.4.3存储器芯片片选端的处理当多个存储器芯片组成存储器时，CPU对某一存储单元的寻址要经过两个选择：一是通过片选选择存储芯片。二是通过片内寻址从该芯片中选择某一存储单元。片内寻址是经片内的地址译码电路实现的。片选是由地址的高位部分提供，通过存储器外部的有关电路产生的。（1）、线选法地址的高位直接作为各个芯片的片选信号，在寻址时只有一位有效来使片选信号有效的方法称为线选择法。只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）虽构成简单，但地址空间严重浪费6116（2K*8）实现8KB的内存各芯片的寻址范围：7000H-77FFH，6800H-6FFFH，5800H-5FFFH，3800-3FFFH（2）、部分译码法用部分高位地址进行译码产生片选信号只有部分高位地址线参与对存储芯片的译码。

这样，每个存储单元将对应多个地址，导致“地址重叠”，这种情况要在系统设计中避免。优点：可简化译码电路的设计缺点：但系统的部分地址空间将被浪费（3）、完全译码法全部高位地址译码产生片选信号。优点：充分利用了CPU的地址引脚，适用于大容量内存系统和需要扩充内存容量的系统。缺点：电路复杂产生片选信号的译码电路可采用很多方式7.5

PC系列微机的内存组织

8086CPU有20位地址线，可直接寻址1M字节的内存地址空间。8086CPU的16位微机系统，要求内存系统结构的设计能实现对内存的一次访存操作既可以处理一个16位字，当然也可以只处理一个字节。

但是内存组织是按字节顺序排列

.7.5.1内存分体结构8086系统中1M字节的内存地址空间实际上分成两个512K字节的存储体——“偶地址存储体”和“奇地址存储体”。偶地址存储体连接8086低8位数据总线D7—D0，奇地址存储体连接8086高8位数据总线D15—D8。地址总线的Al9—A1与两个存储体中的地址线Al8—A0直接连接。最低位地址线A0和8086的“总线高允许”BHE信号则用来选择存储体。BHE与A0的组合控制BHEA0操作涉及的数据线00读/写从偶数地址开始的一个字

D15－D0

01读/写奇数地址的一个字节

D15－D8

0110读/写从奇数地址开始一个字先读/写奇地址字节后读/写偶地址字节

D15－D8D7－D0

10读/写偶数地址的一个字节

D7－D0

11无效

当16位字的访问内存地址为偶数地址时，A0为低电平而自动选中偶地址存储体，并由地址Al9—A1选中其中的一个字节；同时，CPU将自动置BHE为低电平，选中奇地址存储体，同样由地址Al9—A1选中其中的一个字节，显然该字节的地址等于所给偶数地址加1。这样，分属于两个存储体但地址码连续的两个字节将分别通过数据总线的高8位和低8位同时传送，从而在一个总线周期中完成16位字的访存操作，这也是标准工作情况。

内存访问的两种情况标准工作情况若访问内存地址为奇地址时，A0为高电平，无法自动选中偶地址存储体，则CPU只能使用两个总线周期分两步完成所要求的访存操作：第一步，将BHE置低电平，在奇地址存储体中选中指定的一个字节，通过数据总线的高8位传送，在一个总线周期中完成第一字节的访存操作。第二步，将所给奇数地址加1成为偶数地址，将BHE置高电平,A0置低电平，选中偶地址存储体中的指定字节，通过数据总线的低8位传送，在第二个总线周期中完成第二字节的访存操作。这种情况需要使用两个总线周期才能完成16位字的访存操作。非标准工作情况P1471、系统内存（SM）2、扩展内存(XMS)（不做要求）3、扩充内存(EMS)（不做要求）7.5.2内存空间分布1．系统内存（SystemMemory）

系统内存对应的地址范围是00000H—FFFFFH，可分成：常规内存保留内存两部分。常规内存常规内存。这是系统内存中地址从00000H—9FFFFH的640KB的RAM区，又称为“基本内存”、传统内存”、“实存”。该内存区主要用来存放操作系统的核心程序、系统工作参数和一些应用程序。其最底端的00000H—003FFH为中断向量表。保留内存

A0000H—BFFFFH为128KB的视频缓冲区，用于缓存显示的视频图形和文本信息。

C0000H—DFFFFH为128KB的ROM扩充区，用于视频图像ROM、扩充卡缓存和存放EMS页面帧等。

E0000H—EFFFFH为64KB的保留区

F0000H—FFFFFH为64KB的系统ROM区，存放开机引导程序、诊断程序和系统BIOS。保留内存，对应地址从A0000H—FFFFFH，共384KB，由ROM或FlashROM及RAM组成。习题1、内存储器是计算机系统中的

装置，用来存放

和

。2、Intel4116RAM芯片容量为2K8，访问该芯片须用

根地址线。3存贮器分为

、

、

、

。存储程序数据11内部寄存器高速缓存内存外存4、8086CPU写入一个规则字，数据线的高8位写入

存储体，低8位写入

存储体。5、对6116进行读操作，6116引脚=

，=

，=

。奇偶0106、随机存贮器即RAM是指（）

A.存贮单元中所存信息是随机的。

B.存贮单元中的地址是随机的。

C.用户的程序和数据可随机的放在内存的任何地方。

D.存贮器中存取操作与时间存贮单元物理位置顺序无关。D7、动态存贮器刷新，下面哪种说法正确（）

A.刷新可在CPU执行程序过程中进行

B.刷新在外电路控制下，定时刷新，但刷新时，信息不读出

C.在正常存贮器读操作时也会发生刷新，可防止刷新影响读出信息，故读操作时，应关闭电路工作。

D.刷新过程一定伴随着信息输出，无法控制，故刷新时不要进行读出操作。B8、用4K×8的存贮芯片，构成64K×8的存贮器，需使用多少4K×8的存贮芯片，正确答案为（）

A.128片B.16片C.8片D.32片B9、动态RAM芯片容量为16K×1位，要构成32K字节的RAM存贮器，需要该芯（）

A.4片B.8片C.16片D.32片10