微机接口 ppt Lecture10存储器扩展

微机原理与接口技术存储器与存储器扩展

存储器概述

半导体存储器

MCS-51单片机存储器扩展

存储器与存储器扩展存储器定义在微机系统中凡能存储程序和数据的部件统称为存储器。存储器分类微机系统中的存储器分为内存和外存两类。存储器概述存储容量大，存取速度慢；它不能直接与CPU交换信息，必须经过内存实现；常用的有硬盘、软盘和光盘。存储容量有限，存放将要运行的程序和数据，存取速度快，可以直接与CPU交换信息。内存储器的组成微机系统中的存储器由半导体存储器芯片组成。单片机内部有存储器，当单片机内部的存储器不够用时，可以外扩存储器。外扩的存储器就是由半导体存储器芯片组成的。当用半导体存储器芯片组成内存时必须满足：①每个存储单元一定要有8个位。②存储单元的个数满足系统要求。注意：半导体存储器芯片的存储容量是指其上所含的基本存储电路的个数，用单元个数×位数表示（每个存储单元一般要有8个位，可以存储8位二进制信息）存储器的容量芯片容量=存储单元数x

每单元位数2Kx8的存储器表示它有2K个单元，每单元有8位1Kx4的存储器表示它有1K个单元，每单元有4位。若要用它组成一个1Kx8位的存储器，就需要两块这样的芯片。ROM（ReadOnlyMemory）存放固定程序/数据

——断电后不消失，非易失性信息的写入通常在脱机状态下或计算机处于写ROM状态下进行分类：掩膜ROM（ReadOnlyMemory）：出厂时已决定一次可编程型PROM（ProgrammableROM）：熔断或保留熔丝，只可编程一次可编程可擦除型EPROM（ErasableProgrammableROM）：允许用户多次擦除其中信息，紫外线光源照射电可改写型EEPROM（ElectricallyErasableProgrammableROM）：电气方法擦除信息闪烁存储器FLASH只读存储器的结构由地址译码器、存储矩阵、输出缓冲器组成译码器——n条地址输入线，寻址2n个存储器单元存储矩阵——每个存储单元m位，每一位可以是一个二极管，一个三极管，或者一个MOS管输出缓冲器——三态门，OE为控制信号，OE为1时，输出呈高阻状态，OE为0时，将存储单元的内容输出到数据总线地址译码器存储矩阵2nXm输出缓冲器A0A1An-1OED0D1Dm-1…………4x4ROM矩阵每一位对应一个MOS管，ROM中存储信息反映在各个MOS管栅极的连接方式上当某字线为1时，相应单元的内容就从位线D3~D0读出Intel2764的容量为8K×8，有28个引脚：•Al2~A0：地址信号输入引脚，可寻址芯片的8K个存储单元。•D7~D0：双向数据信号输入输出引脚。•CE：片选信号输入引脚，低电平有效，只有当该引脚转入低电平时，才能对相应的芯片进行操作。•OE：数据输出允许控制信号引脚，输入，低电平有效，用以允许数据输出。•VPP：+25v电源，用于在专用装置上进行写操作。•PGM：编程脉冲输入。低电平有效

•Vcc：+5v电源。•GND：地。A0A1A2A3A4A5A6A7A8A9A10A11A12CEOEVPPPGMD0D1D2D3D4D5D6D72764已知芯片容量求芯片数据线和地址线条数。若半导体存储器芯片的容量为a×b，则其数据线条数为b条，地址线条数满足如下关系：2n=a典型EPROM芯片2764ROM芯片的扩展 在MCS-51单片机应用系统中，如果单片机内部程序存储器不够用时，特别是对片内无ROM的8031单片机，外扩程序存储器是必不可少的工作。程序存储器容量的扩展可根据实际需要在64KB范围内选择。单片机扩展用程序存储器有紫外光可擦除型（EPROM）、电擦除型（EEPROM）和闪速存储器FLASH等。EPROM价格低廉，性能稳定可靠，所以，一般程序存储器的扩展均采用之。地址锁存器 MCS-51系列单片机的P0口是数据总线和低8位地址总线分时复用口，P0口输出的低8位地址必须用地址锁存器进行锁存。74LS373——8位D锁存器电路，三态控制输出DQG1D2D3D4D5D6D7D8DG(选通)1Q2Q3Q4Q5Q6Q7Q8QOE(输出允许)当选通端G为高电平，同时输出允许端OE为低电平， 则输出Q=输入D（输出Q跟随输入D）当选通端G为低电平，同时输出允许端OE为低电平， 则输出Q=Q0（Q0为原状态）当输出允许端OE为高电平， 则输出Q总为高阻态存储器扩展的原则根据应用系统的要求，选择使用何种类型的芯片作程序存储器芯片；在存储器容量选择时，应尽量选择大容量的芯片，即用一片存储器芯片能够满足要求的，尽量不使用多片，从而减少芯片的组合数量当必须选用多芯片时，也应选择集成度相同的芯片，以便简化系统的应用电路。例1某微机系统只有一片2764，试将其与8051进行连接。ALERDWRPSENP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.78051P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7A0A1A2A3A4A5A6A7OELED0D1D2D3D4D5D6D774LS373DBABCBA0A12CEOEVPPPGM～O0O72764～～～AB12AB0AB0AB15AB12①将芯片的13位地址线按引脚名称一一并联，然后按次序逐根接至系统地址总线的低13位。②将芯片的8位数据线依次接至系统数据总线的O0-O7。③芯片的OE端接至系统控制总线的存储器读信号（PSEN）④因为系统中只有1片2764，所以2764的CE可以接地。地址码的计算VCC+5VALERDWRPSENP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.78051P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7A0A1A2A3A4A5A6A7OELED0D1D2D3D4D5D6D774LS373DBABCBA0A12CEOEVPPPGM～O0O72764～～～AB12AB0AB0AB15AB12地址码的计算

计算2764每个单元的地址（8051送出何种地址码时选中该单元）

P2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0AB15AB14AB13AB12AB11AB10AB9AB8AB7AB6AB5AB4AB3AB2AB1AB0***0000000000000¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨***11111111111110000H~1FFFH89C51从2764中读取信息的过程：①89C51发地址码P0.0~P0.7→AB→2764的A0~A7ALE=1P2.0~P2.7→AB→2764的A8~A12②89C51发读ROM信号PSEN=0→CB→2764的OE③2764将选中单元的内容送出→DB→8051的P0.0~P0.7VCC+5VALERDWRPSENP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.78051P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7A0A1A2A3A4A5A6A7OELED0D1D2D3D4D5D6D774LS373DBABCBA0A12CEOEVPPPGM～O0O72764～～～AB12AB0AB0AB15AB12例2用2764构成16K的存储系统，试将它们与8051进行连接。A0A12CEOEVPPPGM～O0O72764～～～AB12AB01片2764上有8K个存储单元，为了满足内存的容量的要求，需要2片2764串联使用。但2片2764不能同时被选中，因为2片2764的的数据线都接在8位DB上，当二者同时被选中时，会出现争占DB的现象。这时，需要考虑片选问题。VCC+5VVCC+5VALERDWRPSENP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.789C51P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7A0A1A2A3A4A5A6A7OELED0D1D2D3D4D5D6D774LS373DBABCBA0A12CEOEVPPPGM～O0O72764～～～AB12AB0AB0AB15AB12片选信号的产生A0A12CEOEVPPPGM～O0O72764～～～AB12AB0片选信号的产生方法有3种：线选法、部分译码法和全译码法。ALERDWRPSENP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.789C51P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7A0A1A2A3A4A5A6A7OELED0D1D2D3D4D5D6D774LS373DBABCBA0A12CEOEVPPPGM～O0O72764～～～AB12AB0AB0AB15AB12线选法A0A12CEOEVPPPGM～O0O72764～～～AB12AB0线选法就是用剩余的高位地址线作片选信号。线选法有2个缺点：其一是各芯片的地址不连续，其二是有一些地址不能使用，否则会造成片选的混乱（有地址重叠现象，即一个存储单元有多个地址码）。AB15AB14P2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0AB15AB14AB13AB12AB11AB10AB9AB8AB7AB6AB5AB4AB3AB2AB1AB001*0000000000000¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨01*111111111111110*0000000000000¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨10*11111111111110400H---5FFFH8000H---9FFFHALERDWRPSENP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.789C51P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7A0A1A2A3A4A5A6A7OELED0D1D2D3D4D5D6D774LS373DBABCBA0A12CEOEVPPPGM～O0O72764～～～AB12AB0AB0AB15AB12全译码法A0A12CEOEVPPPGM～O0O72764～～～AB12AB0全译码法就是剩余的全部地址线都参与译码，译码器的输出作为片选信号。因为译码器在某一时刻只有1条输出线有效，保证了在某一时刻只有1个芯片被选中的要求。全译码法则没有地址重叠现象，即各存储单元的地址码唯一。AB15AB14P27P26P25P24P23P22P21P20P07P06P05P04P03P02P01P00AB15AB14AB13AB12AB11AB10AB9AB8AB7AB6AB5AB4AB3AB2AB1AB00000000000000000¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨00011111111111110010000000000000¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨00111111111111110000H---1FFFH2000H---3FFFH74LS13874LS139Y0Y1Y2Y3Y4Y5Y6Y7AG1G2AG2BCB74LS138AB13+5VY0Y1Y2Y3Y4Y5Y6Y7AG1G2AG2BCB74LS13874LS138

74LSl38具有三个输入选择端，能够组合成8种输入状态，对应8种输出，可产生8个片选信号，低电平有效。也就是说，每种输入状态，仅允许一个输出端输出低电平，其余输出端全部为高电平。同时，74LS138还具有3个使能端G1、G2A、G2B，3个使能端必须同时输入有效电平，译码器才能正常工作，即仅当G1、G2A、G2B＝100时，才能选通译码器，否则译码器输出全无效。

73LS138译码器的逻辑功能真值表输入输出使能选择Y0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BＣＢＡ10010010010010010010010000000101001110010111011101111111101111111101111111101111111101111111101111111101111111100XXX1XXX1XXXXXXXXX111111111111111111111111RAM是随机读写存储器，其中的信息由CPU通过指令读写（MOVX@DPTR,A;MOVXA,@DPTR）。RAM特性：

RAM具有易失性，即掉电后其上的信息消失，故用于存储临时性数据。RAM分类：

RAM分为2类：双极型和MOS型（MOS型RAM因其集成度高，功耗低，价格便宜而得到广泛应用）。MOS型RAM又分为SRAM和DRAM。SRAM用MOS型双稳态触发器存储信息，集成度低，接口简单。DRAM用电容存储信息，集成度高，接口复杂，因为电容上的电荷容易泄漏，所以必须定时充电。RAM（RandomAccessMemory）随机存储器的结构框图地址译码器存储矩阵2nXm输出缓冲器A0A1An-1D0D1Dm-1…………存储器读写控制逻辑R/WCEOE先将地址码通过地址总线送到存储器的地址输入端;CPU通过控制总线向RAM发出选通信号和读写控制信号，由选通信号/CE=0选中芯片，根据R/W信号的电平来确定进行读操作还是写操作。静态随机存储器Intel6264的容量为8K×8A0A1A2A3A4A5A6A7A8A9A10A11A12WEOECS1CS2D0D1D2D3D4D5D6D76264典型RAM芯片Intel6264/WE/CS1/CS2/OE方式D0~D7XHXX未选中（掉电）高阻XXLX未选中（掉电）高阻HLHH输出禁止高阻HLHL读DOUTLLHH写DINLLHL写DINA0~A12地址线D0~D7双向数据线CS1片选线1CS2片选线2WE写允许线OE读允许线RAM芯片的扩展 由于8051单片机芯片内部仅有128B的RAM，需要作为工作寄存器、堆栈和数据缓冲器使用，当控制系统需要暂存的数据量较大时，片内RAM往往不够用，因此需要进行片外数据存储器的扩展。MCS-51系列单片机数据存储器的扩展能力最大可达64KB。在一般的数据存储器扩展中，常选用静态数据存储器芯片（SRAM）作为外扩数据存储器使用，SRAM具有存取速度快、使用方便、不需要刷新电路，接口简单等特点，但系统一旦掉电，内部所存数据便会丢失。

例1某微机系统只有一片6264，试将其与8051进行连接。ALERDWRPSENP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.78051P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7A0A1A2A3A4A5A6A7OELED0D1D2D3D4D5D6D774LS373DBABCBA0A12CS1OE～D0D76264～～～AB12AB0AB0AB15AB12①将芯片的13位地址线按引脚名称一一并联，然后按次序逐根接至系统地址总线的低13位。②将芯片的8位数据线依次接至系统数据总线的D0-D7。③芯片的OE端接至系统控制总线的存储器读信号（RD）④芯片的WE端接至系统控制总线的存储器写信号（WR）⑤因为系统中只有1片6264，所以6264的CS1可以接地。地址码的计算CS2+5VWE

计算6264每个单元的地址（8051送出何种地址码时选中该单元）

P2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0AB15AB14AB13AB12AB11AB10AB9AB8AB7AB6AB5AB4AB3AB2AB1AB0***0000000000000¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨***111111111111189C51从6264中读取信息的过程：①8051发地址码P0.0~P0.7→AB→2764的A0~A7ALE=1P2.0~P27→AB→2764的A8~A12②8051发读RAM信号RD=0→CB→6264的OE③6264将选中单元的内容送出→DB→8051的P0.0~P0.78051向6264中写入信息的过程：①8051发地址码P0.0~P0.7→AB→2764的A0~A7ALE=1P2.0~P27→AB→2764的A8~A12②8051发写RAM信号WR=0→CB→6264的WE③8051送出数据→DB→6264将选中单元地址码的计算ALERDWRPSENP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.78051P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7A0A1A2A3A4A5A6A7OELED0D1D2D3D4D5D6D774LS373DBABCBAB12AB0AB0AB15AB12例2用6264构成16K的存储系统，试将它们与8051进行连接。AB12AB0A0A12CSOECS2～D0D76264～～～A0A12CSOECS2～D0D76264～～～WE+5VWE+5V1片6264上有8K个存储单元，为了满足内存的容量的要求，需要2片6264串联使用，即2片6264不能同时被选中。因为2片6264的的数据线都接在8位DB上，当二者同时被选中时，会出现争占DB的现象。这时，需要考虑片选问题。ALERDWRPSENP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.789C51P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7A0A1A2A3A4A5A6A7OELED0D1D2D3D4D5D6D774LS373DBABCBAB12AB0AB0AB15AB12线选法AB12AB0AB15AB14P2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0AB15AB14AB13AB12AB11AB10AB9AB8AB7AB6AB5AB4AB3AB2AB1AB001*0000000000000¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨01*111111111111110*0000000000000¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨10*11111111111110400H---5FFFH8000H---9FFFHA0A12CSOECS2～D0D76264～～～A0A12CSOECS2～D0D76264～～～WE+5VWE+5VALERDWRPSENP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.789C51P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7A0A1A2A3A4A5A6A7OELED0D1D2D3D4D5D6D774LS373DBABCBAB12AB0AB0AB15AB12全译码法AB12AB0AB15AB14P27P26P25P24P23P22P21P20P07P06P05P04P03P02P01P00AB15AB14AB13AB12AB11AB10AB9AB8AB7AB6AB5AB4AB3AB2AB1AB00000000000000000¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨0001111111111