半导体器件物理-MOSFET4

西安电子科技大学XIDIDIANUNIVERSITY第四章MOS场效应晶体管MOSFET频率特性和CMOS开关2023/2/11场效应器件物理4.2MOSFET本节内容MOSFET等效电路频率限制因素NMOS开关CMOS电路2023/2/12023/2/134.2MOSFET等效电路概述等效电路是器件模型的一种形式，用于器件的仿真仿真：利用电路仿真软件围绕器件建立电路的IV关系，对电路进行仿真验证，仿真是一数学求解的过程仿真时，无真正的器件，元器件要用模型和模型参数来替代模型：反映器件特性，可采用数学表达式、等效电路等形式常用模型：等效电路模型模型参数：描述等效电路中各元件值所用的参数。2023/2/144.2MOSFETMOSFET等效电路：等效元器件源极串联电阻栅源交叠电容漏极串联电阻栅漏交叠电容漏-衬底pn结电容栅源电容栅漏电容跨导寄生参数本征参数G-S：Cgs，Cgsp，rs；G-D：Cgd，Cgdp，rd；Cgs,Cgd:体现了栅和源、漏附近的沟道电荷间的相互作用线性区：Cgs≈Cgd≈(CoxWL)/2饱和区：Cgd≈0,Cgs≈2(CoxWL)/3Cgsp,Cgdp:交叠电容D-S：gm

，Id＝gm×V`gsCds：漏-衬底pn结电容

（DB结势垒电容＋BS结势垒电容）2023/2/154.2MOSFET完整的小信号等效电路共源n沟MOSFET小信号等效电路（VBS=0）总的栅源电容Cgs+Cgsp总的栅漏电容Cgd+Cgdprds：沟道电阻，沟道电导的倒数4.2MOSFET模型参数模型参数：描述等效电路中各元件值所用的参数。与IDS相关的模型参数：W，L，KP(ucox)，LAMBDA与VT相关的模型参数：VT0，GAMMA，PHI与栅相关的三个电容参数：CGD，CGS，CGB2023/2/164.2MOSFET模型和模型参数特点随着沟长的缩短，短沟窄沟效应凸现，IV公式和阈值电压公式都需修正，模型的发展级别特别多，模型也越来越复杂。最简单的模型：LEVEL1适合长沟道器件，均匀掺杂的预分析，用作手工计算相对复杂的模型：LEVEL3

–经验模型，公式简单,模拟效率高。包括一些短沟道效应，适合于0.8um以下器件目前计算机常用仿真模型BSIM3（BerklyShort-channelIGETModelLEVEL，47、49）

–基于物理模型，而不是经验公式。

–在保持物理模型的基础上改进精度和计算效率，适用于不同的尺寸范围。

–尽可能减少器件模型参数（BSIM260个，BSIM333个）2023/2/172023/2/184.2MOSFETMOSFET频率限制MOSFET可作为放大器件，工作频率能不能无限大？MOSFET存在很多电容，包括本征电容和寄生电容输入工作频率不同，器件电容的容抗不同频率太高，器件输出可能无法响应输入的变化，器件的特性变差，甚至无法实现放大。2023/2/194.2MOSFETMOSFET频率限制因素限制因素2：栅电容充放电需要的时间截止频率fT：器件电流增益为1时的频率限制因素1：沟道载流子的沟道渡越时间沟道渡越时间通常不是主要频率限制因素2023/2/1104.2MOSFET电流-频率关系负载电阻输入电流输出电流密勒效应：将跨越输入-输出端的电容等效到输入端，C值会扩大（1＋K）倍，K为常数共源连接的NMOS：输入端GS，输入电流Ii，即栅压对MOS电容的充放电电流；输出端DS，输出电流Id2023/2/1114.2MOSFET含有密勒电容等效电路输入电流公式：米勒电容对MOSFET输入阻抗的影响：使输入阻抗减小2023/2/1124.2MOSFET截止频率推导2023/2/1134.2MOSFET提高频率特性途径提高迁移率（100方向，工艺优质）缩短L减小寄生电容2023/2/1144.2MOSFET开关原理共源连接的MOS开关相当于一个反相器VIN=VDD，NMOS导通，稳态时MOSFET处于深线性Ron<RL,VOUT=0;VIN=0，NMOS截止，MOSFET处于截止区，Roff>>RL,VOUT=VDD;反相器电路NMOS工艺：耗尽型NMOS作为负载，直流功耗大CMOS工艺：增强型PMOS作为负载，即CMOS反相器（均为增强性器件）4.2MOSFETCMOS导向器CMOS（Complentary互补CMOS）n沟MOSFET与p沟MOSFET互补实现低功耗、全电平摆幅数字逻辑电路的首选工艺阱：局部衬底P阱4.2MOSFETCMOS导向器NMOS高导通(VIN=VDD)，PMOS低导通(VIN=0)VIN=VDD，VGSN=VDD>VTN，NMOS导通VIN=0，VGSP=-VDD<VTP，PMOS导通4.2MOSFETCMOSt1时刻，Vout初=0。Vi＝1到0,PMOS导通，VSD始=VDD，有ID对CL充电，随着充电的进行，VOut上升，VSD下降，脱离饱和区后，ID减小，直到VSD＝0，ID＝0，VOut＝VOH=VDD，充电完成。随后，Vin维持低，静态,ID＝0。t2时刻，Vi＝0到1,nMOS导通，VDS始=VDD，有ID，CL通过NMOS放电，随着放电的进行，Vout下降，VDS下降，脱离饱和区后，ID减小，直到VSD＝0，ID＝0，VOut＝VOL=0，放电完成。随后，Vin维持高，静态,ID＝0。CMOS如何实现低功耗，全电平摆幅？CLT：输出端对地总电容(下一级负载C、引线C、NMOS和PMOS的漏衬PN结C)4.2MOSFETCMOS反相器2023/2/118全电平摆幅：VOH-VOL=VDD-0=VDD静态功耗：充放电完成后电路的功耗，近似为零，静态时一管导通，另一管截止，不存在直流通路动态功耗：输入高低电平转换过程中的功耗。对CLT充放电的功耗+N、P两管同时导通时的功耗减小寄生电容，减小高低电平转换的时间开关时间：输出相对于输入的时间延迟，包括导通时间ton和关断时间toff载流子沟道输运时间，（本征延迟）输出端对地电容的充放电时间。（负载延迟）提高开关速度途径（降低开关时间）：减小沟长L（L<5um,开关速度由负载延迟决定）减小对地总电容：引线电容、NOMSPMOS的DB间PN结电容等寄生电容增加跨导，提高充放电电流。（跨导和I都正比于增益因子）2023/2/1194.2MOSFET开关时间2023/2/1204.2MOSFET