第九章 触发器和时序逻辑电路-new

第九章触发器和时序逻辑电路9.1

双稳态触发器9.2

寄存器9.3

计数器9.4555定时器及其应用时序逻辑电路的特点：组合逻辑电路的特点：由门电路组成，不具有记忆功能特点：输出变量的状态完全由当时的输入变量的状态决定，与电路原状态无关。由触发器组成，具有记忆功能特点：输出变量的状态由当时的输入变量的状态和电路原态共同决定。触发器按稳定工作状态可分：双稳态触发器单稳态触发器无稳态触发器RS触发器JK触发器D、T触发器9.1

双稳态触发器特点：1、有两个稳定状态“0”态和“1”态；2、能根据输入信号将触发器置成“0”或“1”态；3、输入信号消失后，被置成的“0”或“1”态能保存下来，即具有记忆功能。双稳态触发器：是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。一、R－S

触发器两互补输出端1.基本

R－S触发器两输入端&QQ.G1&.G2SDRD反馈线(1)电路结构和工作原理一般所说的触发器的状态指Q的状态101)SD=1，RD=0；1010QQ.G1&.&G2SDRDQ=0，

Q=1；Q=0，

Q=1称为复位状态对应的输入端RD称为置0端工作原理：011100QQ.G1&.&G2SDRD2)SD=0，RD=1；Q=1，

Q=0；Q=1，

Q=0称为置位状态对应的输入端SD称为置1端3)SD=1，RD=1；保持原态11设原态为“0”态010011QQ.G1&.&G2SDRD设原态为“1”态QQ.G1&.&G2SDRD11100011保持为“0”态保持为“1”态110011111110若G1先翻转，则触发器为“0”态“1”态当信号SD=RD

=0同时变为1时，由于与非门的翻转时间不可能完全相同，触发器状态可能是“1”态，也可能是“0”态，不能根据输入信号确定。QQ.G1&.&G2SDRD10若先翻转4)SD=0，RD=0；基本

R－S

触发器状态表逻辑符号QQSDRD低电平有效SDRDQ100置0011置111不变保持00同时变1后不确定功能2.可控

RS

触发器基本R-S触发器控制电路&G4SR&G3C.&G1&G2.SDRDQQ时钟脉冲当CP=0时011

R，S

输入状态不起作用。

触发器状态不变11.&G1&G2.SDRDQQ&G4SR&G3CP

SD，RD为直接置位和直接复位端。不受CP控制。不用时接高电平。被封锁被封锁当CP=1时1打开触发器状态由R、S

输入状态决定。11打开.&G1&G2.SDRDQQ&G4SR&G3CP(1)S=0,R=00011触发器保持原态1101010(2)S=0,R=1触发器置“0”(3)S=1,R=0触发器置“1”11.&G1&G2.SDRDQQ&G4SR&G3C1110011110若先翻若先翻Q=1Q=011(4)S=1,R=1当时钟由

1变0后触发器状态不定11.&G1&G2.SDRDQQ&G4SR&G3CP可控RS状态表00SR01010111不定Qn+1QnQn—时钟到来前触发器的状态Qn+1—时钟到来后触发器的状态逻辑符号QQSR

CPSDRDCP高电平时触发器状态由R、S确定例：画出可控R－S

触发器的输出波形RSC不定不定可控R－S状态表C高电平时触发器状态由R、S确定QQ0100SR01010111不定Qn+1Qn存在问题：时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻转一次以上。C克服办法：采用JK触发器或D

触发器00SR

010

10

1

11

不定Qn+1QnQ=SQ=R二、主从JK触发器1.电路结构从触发器主触发器反馈线C

C

CF主JKRS

CF从QQQSDRD1互补时钟控制主、从触发器不能同时翻转2.工作原理01F主打开F主状态由J、K决定，接收信号并暂存。F从封锁F从状态保持不变。01CRS

CF从QQQSDRD1

CF主JKC

C0110状态保持不变。从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。F从打开F主封锁0RS

CF从QQQSDRD1

CF主JKC

C01C01010010C高电平时触发器接收信号并暂存（即F主状态由J、K决定，F从状态保持不变）。要求C高电平期间J、K的状态保持不变。C下降沿()触发器翻转（F从状态与F主状态一致）。C低电平时,F主封锁J、K不起作用CRS

CF从QQQSDRD1

CF主JKC

01RS

CF从QQQSDRD1

CF主JKC

C010分析JK触发器的逻辑功能(1)J=1,K=1设触发器原态为“0”态翻转为“1”态110110101001状态不变主从状态一致状态不变01RS

CF从QQQSDRD1

CF主JKC

C010(1)J=1,K=110设触发器原态为“1”态为“？”状态J=1,K=1时，每来一个时钟脉冲，状态翻转一次，即具有计数功能。(1)J=1,K=1跳转01RS

CF从QQQSDRD1

CF主JKC

C010(2)J=0，K=1设触发器原态为“1”态翻转为“0”态01100101011001设触发器原态为“0”态为“？”态01RS

CF从QQQSDRD1

CF主JKC

C010(3)J=1，K=0设触发器原态为“0”态翻转为“1”态10011010100101设触发器原态为“1”态为“？”态RS

CF从QQQSDRD1

CF主JKC

C010(4)J=0，K=0设触发器原态为“0”态保持原态00010001保持原态保持原态RS

CF从QQQSDRD1

CF主JKC

C01001结论：C高电平时F主状态由J、K决定，F从状态不变。C下降沿()触发器翻转（F从状态与F主状态一致）。3.JK触发器的逻辑功能Qn10011100Qn00010101Qn+1QnS'R'01C高电平时F主状态由J、K决定，F从状态不变。C下降沿()触发器翻转（F从状态与F主状态一致）。

J

K

Qn

Qn+1

00

01

10

11

JK触发器状态表01010101J

K

Qn+1

00Qn

010

101

11

Qn

JK触发器状态表(保持功能)

(置“0”功能)

(置“1”功能)

(计数功能)C下降沿触发翻转SD

、RD为直接置1、置0端，不受时钟控制，低电平有效，触发器工作时SD

、RD应接高电平。逻辑符号

CQJKSDRDQ特征方程：Qn+1=JQn+KQn例：JK

触发器工作波形CJKQ下降沿触发翻转基本R-S触发器导引电路&G2&G1QQSDRD&G3&G4&G5&G6CD三、维持阻塞D

触发器1.电路结构反馈线&G2&G1QQSDRD&G3&G4&G5&G6CD2.逻辑功能01（1）D

=01触发器状态不变0当C

=0时110当C

=1时0101触发器置“0”封锁在C

=1期间，触发器保持“0”不变&G2&G1QQSDRD&G3&G4&G5&G6CD2.逻辑功能01（1）D

=10触发器状态不变1当C

=0时111当C

=1时0110触发器置“1”封锁在C

=1期间，触发器保持“1”不变封锁D触发器状态表D

Qn+1

0101上升沿触发翻转逻辑符号DCQQRDSDC上升沿前接收信号，上升沿时触发器翻转，（其Q的状态与D状态一致；但Q的状态总比D的状态变化晚一步，即Qn+1=Dn；上升沿后输入D不再起作用，触发器状态保持。即(不会空翻)结论：例：D

触发器工作波形图CDQ上升沿触发翻转四、触发器逻辑功能的转换1.将JK触发器转换为D

触发器

当J=D，K=D时，两触发器状态相同D1

CQJKSDRDQ仍为下降沿触发翻转D：Qn+1=JQn+KQnJK：

Qn+1=D

当D=1即J=1，K=0时Qn+1=1当D=0即J=0，K=1时Qn+1=02.将JK触发器转换为

T

触发器T

CQJKSDRDQT：当J=K时，两触发器状态相同Qn+1=JQn+KQnJK：

Qn+1=TQn+TQn

3.将D

触发器转换为T´触发器

CQQDD：Qn+1=QnT′：

Qn+1=D

9.2

寄存器一个触发器只能存放一位二进制数，存放n

位二进制时，要n个触发器。按功能分数码寄存器移位寄存器寄存器：暂时存放参与运算的数据和运算结果组成：由触发器和门电路组成存入数码方式取出数码方式并行串行并行串行四种组合寄存器分类：并行输入/并行输出串行输入/并行输出并行输入/串行输出串行输入/串行输出F3F2F1F0d0d1d2d3Q0Q1Q2Q3F3F2F1F0dQ0Q1Q2Q3F3F2F1F0d0d1d2d3Q3Q3F3F2F1F0d一、数码寄存器仅有寄存数码的功能。

清零寄存指令通常由D触发器或R-S触发器组成并行输入方式RD..QDF0d0Q0.Q.DF1d1Q1.d2Q.DF2Q2QDF3d3Q300001101寄存数码1101触发器状态不变RDSDd3RDSDd2RDSDd1RDSDd010清零1100寄存指令&Q0&Q1&Q2&Q3取数指令1100并行输出方式&&&&QQQQ00000011状态保持不变10101111二、移位寄存器不仅能寄存数码，还有移位的功能。

所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。左移：右移：d3d2d1d0高位先进d3d2d1d0低位先进d3d2d3d2d3d1d2d3d1d0d0d0d1d0d1d2d3d0d1d2寄存数码左移寄存器清零D1移位脉冲23410111QQ3Q1Q2RD0000000100101011010110111011QJKF0Q0QJKF2QJKF1QJKF3数据依次向左移动，称左移寄存器，输入方式为串行输入。QQQ从高位向低位依次输入1110010110011000输出串行输出方式清零D10111QQ3Q1Q2RD10111011QJKF0Q0QJKF2QJKF1QJKF3QQQ5移位脉冲786再输入四个移位脉冲，1011由高位至低位依次从Q3端输出。左移寄存器波形图12345678C1111011DQ0Q3Q2Q11110待存数据1011存入寄存器0111从Q3取出四位左移移位寄存器状态表0001123移位脉冲Q2Q1Q0移位过程Q3寄存数码D001110000清零110左移一位001011左移二位01011左移三位10114左移四位101串行输出再继续输入四个移位脉冲,从Q3端串行输出1011数码环形移位寄存器Q1DF1Q2DF2Q3DF3Q0DF0CSDRDRDRD环形移位寄存器波形9.3

计数器功能：统计时钟脉冲的个数。分类加法计数器减法计数器可逆计数器

(按计数功能)异步计数器同步计数器(按计数脉冲引入方式)

二进制计数器十进制计数器

N

进制计数器(按计数制)要构成n位二进制计数器，需用n个具有计数功能的触发器。特点：各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。连线简单，但速度慢。异步计数器：计数脉冲C不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器需由相邻低位触发器输出的进位脉冲来触发。同步计数器：计数脉冲同时接到各位触发器，特点：工作速度快。但接线较复杂。各触发器状态的变换与计数脉冲同步。三位同步计数器

计数脉冲同时加到各位触发器上。RDQ0J0K0Q0Q0F0Q1J1K1Q1Q1F1Q2J2K2Q2Q2F2C计数脉冲一、同步计数器解题步骤：(1)分析电路组成：JK触发器，下跳沿触发，同步(2)写出各输入端驱动方程：F0：J0=K0=1F1：J1=K1=Q0F2：J2=K2=Q0Q1(3)列状态表：12010301141008000001000011111111000011110000001111000051011111006110110000CJ1=K1=Q0Q2Q1Q0J2=K2=Q0Q1J0=K012345678Q0Q1Q2(4)分析逻辑功能：八进制同步加法计数器(5)画波形图：RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲二、异步计数器

计数脉冲不是同时加到各位触发器上。

C0=C

K0=1

J0=Q2K1=1

J1=1C1=Q0J2=Q0Q1K2=1C2=C

RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲(1)分析电路组成：JK，下沿触发，异步(2)写出各输入端驱动方程：CJ2=Q0Q1K2=1J1=K1=1K0=1

J0=Q2Q2Q1Q0011111011111111111011101011111000010012010301141005000五进制异步加法计数器。(3)列状态表：(4)分析逻辑功能：（5）波形图：C12345Q0Q1Q2三、中规模数字集成电路计数器

CT74LS290(T1290)二-五-十进制集成计数器Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF0逻辑功能及外引线排列110

10清零0000Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF0（1）R01、

R02：

置“0”输入端逻辑功能逻辑功能及外引线排列0置“9”1100Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF0（1）S91、

S92：

置“9”输入端逻辑功能1

1逻辑功能及外引线排列Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF0计数功能0011Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF00011输入脉冲输出二进制输入脉冲输出五进制Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF00011输入脉冲输出十进制CT74LS290功能表输入输出Q2Q3R01S92S91R02Q1Q011011011000000001010R01S92S91R02有任一为“0”有任一为“0”计数清零置9四、任意进制计数器例：用一片CT74LS290可构成十进制计数器，如将十进制计数器适当改接，利用其清零端进行反馈清零，则可得出十以内的任意进制计数器。利用反馈置“0”法可用已有的计数器得出小于原进制的计数器。反馈置“0”法：当满足一定的条件时，利用计数器的复位端强迫计数器清零，重新开始新一轮计数。用一片CT74LS290构成十以内的任意进制计数器例：六进制计数器二进制数Q3Q2Q1Q0脉冲数(C)十进制数0123456789100000000100100011010001010110011110001001000001234567890六种状态例：六进制计数器Q3Q2Q1Q000000001001000110100010101100111100010010000六种状态

当状态0110（6）出现时，将Q2=1，Q1=1送到复位端R01和R02，使计数器立即清零。状态0110仅瞬间存在。CT74LS290为异步清零的计数器反馈置“0”实现方法:1111六进制计数器：S92S91Q3Q0Q2Q1R01R02C1C0计数脉冲计数器清零七进制计数器：S92S91Q3Q0Q2Q1R01R02C1C0计数脉冲计数器清零&.二片CT74LS290可构成100以内的计数器例：六十进制计数器S92S91Q3Q0Q2Q1R01R02C1C0计数脉冲十位个位六进制十进制S92S91Q3Q0Q2Q1R01R02C1C0计数脉冲21.4555定时器及其应用

555定时器是一种将模拟电路和数字电路相结合的中规模集成电路。一、555定时器的结构及工作原理(1)分压器：由三个等值电阻构成(2)比较器：由两个运放C1和C2构成(3)R-S触发器(4)放电开关管T555定时器在工业控制、定时、检测、报警等方面有广泛应用。按外部连接不同，可构成单稳态触发器、多谐振荡器等电路。结构构成：当u+>u-时，输出“1”当u+<u-时，输出“0”VAVB输出端电压控制端高电平触发端低电平触发端放电端复位端UCC分压器比较器R-S触发器放电管地++C1++C2QQRDSD5K5K5KT24567831<2/3UCC<1/3UCC10>2/3UCC>1/3UCC01<2/3UCC>1/3UCC11>2/3UCC<1/3UCC00RDSDV6V2比较结果1/3UCC不允许2/3UCC++C1++C2..5K5K5KVAVBUCCRDSD562V6V2<2/3UCC<1/3UCC>2/3UCC>1/3UCC<2/3UCC>1/3UCCQT10保持导通截止保持综上所述，555功能表为：QQRDSDT输出RDSD101011QT10保持导通截止保持二、由555定时器组成的多谐振荡器

多谐振荡器是一种无稳态触发器，接通电源后，不需外加触发信号，就能产生矩形波输出。由于矩形波中含有丰富的谐波，故称为多谐振荡器。多谐振荡器是一种常用的脉冲波形发生器。UCC++C1++C2QQRDSD...5K5K5KVAVBT13245678(复位端)(地)uO由555定时器组成的多谐振荡器接通电源通电前uC=0011100>2/3UCCRD=1SD=0..uCR1R2.+–C充电C放电1<1/3UCC多谐振荡器工作原理：接通电源，电容C两端电压不能突变，uC=0;VA=VB<1/3UCC，故C1=1，C2=0，所以Q=1，Q=0T截止，C、E之间相当于断开，电源经R1R2对C充电。(2)当C充电至uC>2/3UCC时，VA=VB>2/3UCC，故C1=0，

C2=1，所以Q=0，Q=1。T饱和，uC经R2、T放电。(3)当uC放电到<1/3UCC时，回到步骤(1)，依次循环。48562713+UCCuO.uC..CR1R2tp1tp22/3UCC1/3UCCRD=1SD=0Q=1Q=0

T截止Q=0Q=1

T导通RD=0SD=1tp1=(R1+R2)Cln2=0.7(R1+R2)Ctp2=R2Cln2=0.7R2CT=tp1+tp2=0.7(R1+2R2)C接通电源C充电C放电uCtOuOtO.uC.+UCC4876213CR1R25.例：多谐振荡器构成水位监控