微机原理与接口技术 5微机的输入与输出1

第5章微机的输入输出5.1I/O接口概述5.2I/O端口的编址方法5.3I/O接口的端口地址译码5.4

I/O接口的数据传输控制方式学习目的通过对本章的学习，您应该能够达到下列要求：了解外设端口的编址方式理解端口地址译码的作用端口地址译码电路的设计

I/O数据传输控制方式重点与难点

I/O数据传输控制方式5.1I/O接口概述一、概念区别I/O接口（Interface）：是CPU与“外部世界”的连接电路，是CPU与外界进行信息交换的中转站。

I/O端口：是接口电路中CPU能访问的寄存器的地址。I/O操作：CPU对I/O接口电路(与设备相关)的操作，不是访问I/O设备。什么是I/O接口（电路）？I/O接口是位于系统与外设间、用来协助完成数据传送和控制任务的逻辑电路，接口就是CPU与外设的连接部件。PC机系统板的可编程接口芯片、I/O总线槽的电路板（适配器）都是接口电路CPU接口电路

I/O设备5.1I/O接口概述图5-1接口电路位置图5.1I/O接口概述二、为什么要设置接口电路?CPU与外设两者的信号线不兼容,它们的功能定义、逻辑定义和时序关系都不一致；两者的工作速度不兼容；接口把CPU从穷于应付与多个外设打交道的低效中解脱出来；让外设的设计不依赖CPU而只需对接口负责，利于外设发展。5.1I/O接口概述三、接口功能执行CPU的命令：是CPU将指令代码送到接口中的“命令口”，再由接口电路去识别和分析，分解成若干控制信号送到I/O设备，然后产生具体动作。返回外设状态：是CPU与接口间的应答式工作，CPU从接口中的“状态口”知道外设的状态。数据缓冲功能：为了解决CPU与外设的工作速度不匹配问题，接口中设置“数据口”以协调二者工作。5.1I/O接口概述三、接口功能信号转换功能：CPU的信号与外设的信号在逻辑关系上、时序配合上以及电平匹配上的转换。设备选择功能：CPU在某一时间只能与一种中的一台外设交换信息，即通过译码电路将地址转换成某I/O的选择信号；数据宽度与数据格式转换的功能：接口应具备并串相互转换的能力。5.1I/O接口概述四、接口的组成实际应用中的接口，必须要有物理硬件作支撑，以及软件为其驱动。硬件电路基本逻辑电路：包括命令控制寄存器、状态寄存器和数据缓冲寄存器，是接口电路的核心。端口地址译码电路：由译码器或可译码芯片组成，不可缺少。供选电路：扩展用软件——驱动程序5.1I/O接口概述图5-2接口电路的典型结构图5.1I/O接口概述五、接口电路中的信息微处理器系统接口电路纸检测传感器数据缓冲器电机、打印头打印机ABDBCB状态信息数据信息控制信息图5-3接口电路的信息怎样区分外设的三类信息：不同的端口CPU寻址外设有两种方式：统一编址（存储器映像编址法）I/O接口与存储器共享同一地址空间。独立I/O编址法

I/O接口与存储器的地址互不相干，各自单独使用一个地址空间。5.2I/O端口的编址方法1、统一编址优点：不需要专门的输入输出指令，可用全部的存储器操作指令。（指令多且灵活）如：movkou1,bx缺点：外设占用内存单元地址，相对减少了内存容量。65F3020024E0内存与外设内存外设kou1026D0000000001EFFFFF0000F0001F0002FFFFF5.2I/O端口的编址方法2、独立I/O编址优点：不占用内存，I/O操作指令简单缺点：CPU需设专门的I/O指令。端口地址范围：0000~0FFFFH输入和输出的数据须放在AL或AX中•若端口地址在

0～FFH

范围内,则用直接寻址。INAL，端口地址（输入）

OUT端口地址，AL（输出）

如：INAL，20HOUT80H，AXOUT84H，AL65F30200外设000000FFFFFF0100KOU1KOU2KOU311223344KOU100KOU1015.2I/O端口的编址方法2、独立I/O编址若端口地址在

0100～FFFFH

范围内，则用DX间接寻址：

MOVDX，端口地址

INAL，DXOUTDX，AL

如：MOVDX，300HINAL，DX5.2I/O端口的编址方法65F30200外设000000FFFFFF0100KOU1KOU2KOU311223344KOU100KOU101一、I/O端口的地址分配原本PC微机I/O地址线有16根，对应I/O端口地址有64K字节，因采用非完全译码方式，使用了其中低10根地址线，故只有1024个端口，即0000H~03FFH。在PC/AT系统中，将前256个端口(00~0FFH)调整给系统主板上的I/O接口芯片用。典型的I/O地址分配如表5-1和表5-25.3I/O端口地址译码二、译码电路的作用及工作原理端口地址译码：就是把地址信号与控制信号进行逻辑组合，产生对芯片的选择信号。例：用BHE信号控制奇偶地址用AEN信号控制非DMA传送，AEN=0,CPU掌管总线，可以进行I/O端口访问。用IOR和IOW控制读写AEN是DMA控制器的地址锁存输出5.3I/O端口地址译码5.3I/O端口地址译码译码电路的输入信号：来自CPU的各种控制信号；译码电路的输出信号：即1根选中线，低电平有效；端口的读写控制：输入缓冲、输出锁存；I/O地址译码方法：将地址线分成两部分，一部分是高位地址线与CPU的控制信号组合，经译码电路产生I/O接口芯片的片选CS，实现系统中的片间寻址；另一部分低地址线不参与译码，直接连接到I/O接口芯片，实现片内端口寻址。三、译码电路的设计5.3I/O端口地址译码译码电路的形式可分为固定式和可选式译码，若按译码电路采用的元器件分门电路译码、译码器译码和可编程逻辑器件译码。三、译码电路的设计1.固定式译码例1:用74LS20/30/32和74LS04设计端口地址为2F8H的只读译码电路。1)分析:地址线的状态如:A9A8A7A6

A5A4A3A2A1A010111110002F82)设计:了解器件外部特性,作设计图5.3I/O端口地址译码注意:在固定端口译码中，若需要多个端口地址,可以采用译码器:3-8译码器,4-16译码器,双2-4译码器等。2.IBMPC/XTI/O端口地址译码方法例2.使用74LS138设计系统板上的I/O地址,并且使每个接口芯片内部可以有32个端口数目。1)分析:系统板地址范围00~FFH,只需用低8位地址线.留出低5位地址线不参加译码(25=32)。地址范围:000~01FH:8237A端口

020~03FH:8259A端口

…？

0E0~0FFHY0Y1Y2Y3Y4Y5Y6Y7A5A6A7A8A9AENIOWAB

CG2BG2AG174LS138DMACS（8237）INTRCS（8259）T/CCS（8253）PPICS（8255）WRTDMAPG（写DMA页面寄存器）WRTNMIREG（写NMI屏蔽寄存器）1174LS322)设计线路CBA000001010011100101110111Y0=0Y1=0Y2=0Y3=0

Y4=0Y5=0Y6=0Y7=0输出3.可选式端口地址译码如果要求接口卡的端口地址能适应不同的地址分配场合，则采用开关式端口地址译码。5.3I/O端口地址译码例3：设计扩展板上的I/O端口地址译码电路，要求扩展板上每个接口芯片的内部端口数目为4个，并且端口地址可选。地址范围是300H~31FH。1）分析:地址范围：001100000000~001100011111内部端口数目4个，由A1A0直接给出；端口地址可选，采用DIP开关和比较器实现。3-8译码器接片选A2A3A4A5AEN4位比较器A6A7A8A9A9A8A7A6A5A4A3A2A1A0110