集成电路系统中干扰及其抑制电路故障解析总结计划及排除

1.5集成电路系统中的搅乱及其控制、电路故障解析与消除对于用集成电路组成的系统，要使它能在实质使用环境中正常工作，不但电路的设计要正确，使用组件的质量要优异，线路和装置的布局要合理，还要注意使用环境的利害程度。我们知道环境中广泛存在着搅乱，它既可来自系统内部，也可来自系统之外。防范搅乱的措施大体有：合理设计线路和装置的布局，加强电源的去耦滤波，注意电路的般配、障蔽和接地以及选择抗搅乱能力强的器件等几个方面。其中电源的去耦滤波在前面1.2节的电源电路中已作介绍，这一节将介绍其余几种抗搅乱的措施。一、线路和装置的合理部署在集成电路系统中进行线路和装置的部署时应注意以下几点：(1)若是一个系统中有两条以上的输入信号线，它们相距不要太近。若是两条信号线靠得很近，那么一条线上的信号将耦合到相邻线上。当耦合很强时，感觉在相邻线上的电压将变成引起故障的搅乱信号。对于数字电路系统，各逻辑线尽量不重要靠时钟脉冲线。对于需要在电路板上搭接导线的系统，要注意防范导线互相重叠。不要超越元器件上空交叉成网，应贴近底板在元器件周围走线，长短合适。对于高增益、弱信号或高频的测量，应特别注意不要将被测件的输出端凑近输入端，在系统部署时应采用一字形排列，省得引起信号的串扰及寄生振荡。系统连接线要短捷，防范走平行线和紧扎的双绞线，应分别、交叉走线。若有可能尽量凑近地线(底板)走线。布线时先要布短的单线，后布双绞线。电源总线和信号电缆要分开走线。二、电路的般配在集成电路系统中，般配也是一个特别重要的问题。若是般配不当，将引起系统内部噪声，致使系统工作不正常。集成电路系统中的般配包括三个方面：一方面是信号源与集成电路被测网络输入端之间的般配；另一方面是被测网络内部级与级之间的般配；还有一方面是被测网络输出与负载之间的般配。为牢固输出，减小信号源内阻对被测网络的影响，应在被测网络输入端加一个阻抗般配网络，使被测网络与信号源般配，以便从信号源获得最大的激励功率。在被测网络内部的前级与后级之间，也要考虑在电压、电流及阻抗等方面的般配。对于数字集成电路系统，主若是考虑电压、电流的适配问题，这一点在1.3节接口电路中已经提到。对于模拟集成电路，则主若是使前级输出阻抗与后级输入阻抗般配，以使后级从前级获得最大的传输功率。测试仪器与被测网络之间的般配，主若是指选择被测网络中低阻抗输出的测试点，以及增大测试仪器的输入阻抗，以降低测试仪器对被测网络的影响。这一点在本节后边还将特地介绍。别的，在工作速度及频率较高的集成电路系统中，信号长线传输时，若是阻抗不般配，会产生反射而引起内部噪声，致使系统工作不正常。一般传输线长与信号波长能够对照较时的传输线称为长线。驱动长线有特地的器件如功率门、集电极开路门以及长线驱动器和长线接收器等。驱动长线的电路只能驱动长线而不能够驱动其余逻辑门和触发器，触发器也不能够直接驱动长线。长线传输的信号只能送给一个单门(或其余逻辑元件)，而不要同时送给几个门。为防范信号在传输中的反射，数字集成电路可采用图1-20所示的几种般配方式。图1-19数字集成电路的几种般配方式图1-1920(a)为串通般配，一般采用串通电阻R的值在27—47之间。阻值太小不起作用，太大将减小噪声容限，且减缓了信号的传输速度。这类方法与其余三种不同样的是它采用的是始端般配方式，而其余三种均采用终端般配方式。1-19(b)为并联般配，它对噪声容限和信号传输速度基本没有影响，但功耗较大。1-19(c)采用电阻电容进行阻抗般配。这类方式不增加功耗且般配收效较好，它要求时间常数RC比传输信号的宽度t大得多，这将使传输信号的速度略有减慢。图1-19(d)采用二极管进行阻抗般配。其中二极管VD1可对高出VCC的反射正脉冲进行箝位；二极管VD2可对反射负脉冲进行箝位，R为限流电阻。三、电路的障蔽障蔽就是采用金属外壳，造成互不影响的几个空间地域，用以阻拦电场或磁场的互相流传。障蔽是消除或减弱电场或磁场搅乱的有效措施。障蔽的目的，一方面是防范被测电路自己产生的电磁场辐射搅乱其余电路工作；另一方面是为防范其余信号源产生的电磁场搅乱被测电路的工作。障蔽的资料应依照搅乱场的性质来选择。若搅乱源对系统装置主若是电场搅乱性质，则由于在电场中反射耗费是组成障蔽的主要因素，因此用铜或铝这样的良导体作为障蔽资料较好；若搅乱源对系统装置主若是低频磁场搅乱性质，由于低频磁场中吸撤耗费是组成障蔽的主要因素，因此采用钢一类良导磁体较好；若搅乱源对系统装置是高频磁场搅乱性质，则应该采用良导体作为磁障蔽资料。障蔽的收效受障蔽壳体结构的影响较大，障蔽壳体上的缝隙或小孔将会大大降低障蔽的收效。实考据明，大量小孔所减弱的障蔽收效要比同样面积大孔所减弱的障蔽收效为小。在频率较低的集成电路实验中如搅乱不严重时，因电源对交流可视为地电位，可将电源线与地夹在相邻的输入与输出信号线之间，能起到障蔽作用。但对于高增益及高频电路的输入与输出则要采用金属障蔽线传输。应特别指出的是，全部障蔽外壳均应优异接地，否则不仅不能够起到障蔽作用，反而增加搅乱源。四、电路的接地接地一般包括两方面的内容，即保护接地和技术接地。保护接地是指为预防系统设备的金属外壳带有危险的交流电压而进行的低阻抗接地，其目的在于保证明验人员的人身安全。这类接地是将仪器或设备的外壳与三芯插头中间较粗的一根相连，由于三芯插座中间较粗的一个已早先接实验室大地，这样当三芯插头插入插座中时，就可以保证仪器或设备的外壳向来处于大地电位，从而防范了触电事故。若是所用仪器或设备无三芯插头，也可用导线将机壳与实验室大地相连。技术接地是指为保证测量仪器及实验电路板正常工作所进行的接地。它是集成电路系统中防范搅乱的另一个重要措施。此处的地可是指电路系统、电子测量仪器及设备的一个公共参照点(等电位点)。它平时是与机壳直接连在一起或经过一个大电容(有时还并联一个大电阻)与机壳相连。因此，最少在交流意义而言，能够把一个测量装置中的公共联系点，即电路中的地线与仪器设备的机壳看作同义语。正确地设计和连接这类接地址，就能控制外界搅乱。(a)(b)图1-20印制板上的地线在设计电路板时，为了减小印制板上的地线电阻，可采用双面板结构。其一面为互连导线，另一面为地线。若是不同样意这样做时，则最少应有较宽大面积的地线。各个电路单元及单元中的各级电路要就近集中一点接地，尔后再按信号传输方向总的接地。设计地线时应避免组成如图1-20(a)所示的地环路形式，而应该是如图1-20(b)所示的散射形式。有些工作频率很高的电子测量仪器，为了减小高频电缆接地电阻，还配有接地专用的花瓣套筒，使用时应注意保证优异的接地。进行测试时，若是接地不正确或仪器使用不当也会引起搅乱，带来较大的测量误差。下面举例说明。图1-21(a)是用晶体管毫伏表测电压，因未接地或接地不良引起电压表过荷的表示图。图1-21(b)为其等效电路。若是测量时先未接地(公共点2、4未联接)或接地不良，因被测电路和电压表对地分别有分布电容C1和C2，在其上就感觉有50Hz的搅乱电压，这样，实质到达电压表输入端的电压是被测电压

Ux：与搅乱电压

e1和

e2之和。由于电压表输入阻抗很高，因此加到它上面的总电压可能很大，会引起电压表过荷，即使能测其值也有很大误差。图1-21接地不良引起电压表过荷实验时，若是将测试仪器的输入端和地线反接在被测电路上，也会出现与上述近似的50Hz搅乱现象，使测试数据严禁，波形不牢固。同样，因人体在实验室电网电场中会感觉较大的50Hz搅乱电压，若是这时我们用手去触摸晶体管毫伏表、超高频毫伏表等仪器及凑近装置的输入端，会看到指针偏转，小量程时甚至造成仪器过荷，这样轻则打坏表头指针，严重时会损坏仪器。因此，实验时要注意防范这类情况。对于高矫捷度、高输入阻抗的电子测量仪器，必定先接好地线再进行测量，测量结束时，应先去掉高电位端尔后再去掉地线，省得损坏仪器或降低仪器的精度。五、仪器输入阻抗对测量精度的影响电子技术实验中，仪器输入阻抗对被测电路的分流作用，对测量精度及被测电路的工作状态有显然的影响。一般情况下，若测量仪器欲与被测电路并联连接时，为减小输入阻抗的影响，要求仪器输入电阻要大；而当测量仪器串接于电路中时，则要求仪器的输入电阻要小。作为被测网络激励信号源的信号发生器一类的仪器，因要求为电压源，诚然它们也与被测电路并接，其内阻倒是越小越好。除测量电流的仪器外，一般我们所用的测试仪器都是并接在被测电路中的，此时为减小它们对被测电路的影响，都要求增大输入电阻，减小输入电容。如示波器10：1的探头，输入电阻达10M，输入电容为15pF，但其实不是全部的测试仪器都有此可能。减小仪器输入阻抗对被测电路影响的另一有效方法是，正确设置测试点。测试点原则上应设置在电路低阻抗端。为减小测试误差，还广泛采用串接小电容、降压电阻；在电路的输出端加入高输入阻抗的射随器；部分接入谐振回路；利用耦合线圈接入被测电路等措施。别的，在使用测量仪器设备时，要注意它们对输入、输出电缆的阻抗、尺寸、接头形状或规格等的特地要求，从而减小仪器输入阻抗对被测电路的影响，提高测量的精度。六、电路故障的解析与消除当一个电路设计完成后，就需要经过安装和调试来考据所设计电路的功能可否满足要求。对于使用集成块较少的电路，实现预期目的较简单做到。但对于使用集成块很多．的复杂电路来说，希望一次通电实现电路的全部功能则是不简单的。若是经过实验发现一个电路不能够按设计的要求运行，达不到预期的目的，这个电路显然存在着故障。如何查找和消除可参照以下步骤：第一步：第一检查电路设计可否正确，再检查所采用的器件可否合理以及电路中各器件在电平、时间等因素上可否相当。第二步：在断电的情况下先进行以下检查：1、检查安装情况。第一检查电源线与地线可否接到每个集成块。接线多时，可能漏接一个或几个集成电路的电源线或地线，致使集成电路不能够正常工作，也可能将器件的电源线和地线接反，造成器件的损坏。2、检查其余布线可否正确重点检查相邻导线可否相连在一起，这会发生桥接线故障，使数字电路的逻辑凌乱，甚至可能使集成电路输出管烧毁。注意有无漏接与错接现象。数字集成电路中对节余的输入端没有办理而使输入端悬空也会引入搅乱。因此在实验中对不用的输入端必然要合适办理，办理的方法可参阅§1.4。3、检查集成块引脚可否插错。集成电路外形是对称的，如没有对正方向就插入底板，会造成引出脚次序颠倒的情况。特别是电源脚插错，常常使电路内部过热而损坏。4、检查器件地址可否插错。集成电路外形相似，若是不认真鉴识其标记型号，就有可能将集成电路互相插错地址。这不但会致使电路故障，甚至会损坏集成电路。5、电路的欧姆检查。用数字万用表欧姆挡检查印制板上的线路和电路中的布线有无开路现象，以及集成块与插座之间、导线与插孔之间有无接触不良现象。6、检查可否依照1.3中所交待的注意事项来进行集成电路实验。若是有任何一点没注意到，都可能致使电路故障。7、检查电路可否存在1.4中所介绍的产生搅乱的情况，如电源耦合、长线传输、接地不正确等，这些都会使电路工作不正常，应采用相应措施加以控制。第三步：当上述检查无误后，接通电路电源，如电路及各器件无异常发热等现象，可进行带电检查。最常用的方法是依照电路的电路图或逻辑框图，从输人到输出，或从输出到输入进行故障点的追踪测试。对于一个集成电路系统，电路的故障可分为静态故障和动向故障两类。静态故障是指加上电源电压后，在不加交流测试信号的情况下，电路的某个部分或某一点出现的不变的错误。这类故障主若是由于接线错误、器件插错、电源故障、器件内部故障等引起的。一般这类故障易于查找和消除。动向故障是指加上交流测试信号此后出现的错误输出，如自激、信号串扰、电源耦合、接触不良，竞争冒险等，这类故障难以发现且查找困难。依照这两类故障及实质电路的特点，在这一步的检查测试过程中可采用下面的静态和动向测试方法。静态测试是只研究电路的各种静态和稳态情况，不去管各种状态间变换的过渡过程情况。对于模拟集成电路，此时不加交流测试信号；对于数字集成电路，其输人信号多采用逻辑电平或单脉冲等。测试工具则多采用万用表、示波器(DC输入挡)、LED电平显示器、逻辑测试笔等。测试时第一用万用表DCV档在集成块的管脚上测量各脚的静态直流电压，判断可否正常。若是无电源电压，检查电源线可否接上。若是有电源电压而其余脚电压不对，在消除外围电路故障的情况下可考虑是集成块内部故障，更换集成块再测。对于数字集成电路，管脚电压正确后，可加入逻辑电平，此时若是输入或输出被固定在一个逻辑状态(“0”或“1”)，则有可能是集成电路内部故障，需要更换集成块。对于有多个同样输入端的器件，在检查故障时，也可调换别的的输入端试用。若是输出逻辑模糊(即输出电平不高不低)，一般是负载过重或器件性能不好，或未接地等。对于TTL电路，若是两输出状态不同样的输出端短路时也会出现此种情况。静态测试完成后，可进行动向测试。动向测试是指在研究电路的静态和各种稳态情况的同时，又观察输出对输人交流激励信号的响应以及各种状态间变换的过渡过程情况。此时对于模拟集成电路要加上交流输入信号，对于数字集成电路，输入信号多采用连续脉冲或某种周期性变化的逻辑信号。测试工具则多采用多踪示波器，交流电压表，逻辑解析仪等。进行动向测试时可先检查输入信号可否加在了集成块的输入端，若是输入端有信号，而输出信号时有时无、无牢固的输出，多为导线或集成块接触不良。若是有输出信号，可依照输出信号的波形和幅度判断其可否正确。对于含有触发器的时序逻辑电路，还应充分注意以下几点：(1)检查触发器预置、清零端可否有效。可先从触发器的功能表或电路图中弄清楚什么电平能使触发器预置和清零，尔后将预置或清零端刹时接人这个电平，检查其工作可否正常。(2)检查触发器的输入时钟脉