微机原理第三章存储器课件

第三章存储器

存储器简介(概念、分类、结构)只读存储器和随机存取存储器存储器的连接多层存储结构概念

3.1存储器简介

存储器概念存储器分类存储器结构存储器的主要指标一、存储器概念

定义：

存储器就是微型机中用来存储程序和数据的部件,具有记忆功能。

构成:

存储器由一个个存储单元构成，每个单元有唯一的地址与之对应，访问存储器的过程实际上就是对存储单元的数据实现存或取的操作。静态RAM（SRAM）掩模ROM可编程ROM（PROM）紫外线可擦除PROM（EPROM）电可擦除PROM（EEPROM）快擦写存储器（FlashROM）动态RAM（DRAM）2、存储器的选用原则1、半导体存储器的分类半导体存储器（Memory）随机存取存储器（RAM）只读存储器（ROM）静态RAM

动态RAM

EPROMEEPROMFLASHROM

存储体：是存储芯片的主体，由基本存储元按照一定的排列规律构成。地址译码器：接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片内存储单元的选址。控制逻辑电路：接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号，控制数据的读出和写入。数据缓冲器：

寄存来自CPU的写入数据或从存储体内读出的数据。

四、主存储器的主要技术指标

1、存储容量：存储器所包含的存储单元数或可以容纳的二进制信息量称为存储容量（寻址空间，由CPU的地址线决定）。

2、存取速度：也可以是存取时间，是指从启动一次存储器操作到完成该操作所经历的时间，又称为读写周期。3、可靠性：用平均故障间隔时间来衡量。4、功耗：通常是指每个存储元消耗功率的大小。

静态RAM六管静态基本存储电路

常用的静态RAM存储器芯片有Intel系列的典型产品，如2114（1K×4）、6116（2K×8）、6264（8K×8）、62128（16K×8）、62256（32K×8）等(1)

Intel6116芯片 ——双列直插24引脚引脚信号：

地址信号A10～A0

数据线I/O7～I/O0

——可寻址的单元数：211——每单元数据位数：8容量＝211×8＝2KB

控制线： 片选 写选通信号 输出允许信号工作方式6116工作方式真值表方式I/O0～I/O71XX未选中高阻011输出禁止高阻001读输出0X0写输入读操作：＝0，＝0，＝1写操作：＝0，＝0动态RAM单管动态存储电路动态RAM存储器芯片Intel2164A存储容量64K×1DRAM2164的引脚功能A7～A0：地址信号的输入引脚，用来分时接收CPU送来的8位行、列地址。64K个单元需要16根地址线，在存取某个单元时，将存取的地址分两次输入到芯片中，每次8位都有同一组地址线输入。每次送到芯片上的地址分别称为行地址和列地址，分别锁存到芯片内部的行地址锁存器和列地址锁存器中，从而通过行列译码来选中要寻址的单元。RAS#：行地址选通信号输入引脚，低电平有效，兼作芯片选择信号。当为低电平时，表明芯片当前接收的是行地址。CAS#：列地址选通信号输入引脚，低电平有效，表明当前正在接收的是列地址。WE#：写允许控制信号输入引脚，当其为低电平时，执行写操作；否则，执行读操作。DIN：数据输入引脚。DOUT：数据输出引脚。VDD：＋5V电源引脚。Vss：接地引脚。N/C：空脚，无定义。1、定义：在计算机正常工作状态下,存储器的信息只可以随机读,不可以随机写。2、性质：ROM中的信息具有非易失性。3、分类:

a.

掩模ROMb.可编程的PROMc.紫外线擦除、可编程的EPROMd.电擦除、可编程的E2PROM等

e.快擦写存储器（FlashROM）3.3只读存储器ROM（2）工作方式工作方式CEOEPGMVPPVCC数据线状态读出001+5V+5VDOUT维持1xx+5V+5V高阻态编程010+21V+5VDIN编程检验001+21V+5VDOUT编程禁止1xx+21V+5V高阻态与静态RAM比较：缺少写方式，增加编程、校验、编程禁止等方式。

一、存储器接口应考虑的几个问题存储芯片的选用

CPU总线负载能力存储器与CPU之间的时序配合存储器地址分配与片选问题3.4存储器芯片与CPU的连接二、存储器的数据宽度扩充和字节数扩充

片选信号CS#的产生

线选方式（线选法）

译码选择方式全地址译码法部分地址译码法

存储器地址译码电路的设计一般遵循如下步骤：（1）根据系统中实际存储器容量，确定存储器在整个寻址空间中的位置；（2）根据所选用存储芯片的容量，画出地址分配图或列出地址分配表；（3）根据地址分配图确定译码方法；（4）选用合适器件，画出译码电路图。8086系统的存储器接口设计基本技术1、全地址译码方式

定义：系统总线中的全部AB（AB19-AB0）都用于地址译码，这样存储器芯片中的任一单元都有唯一确定地址，该地址选择方法称为全地址译码法。

方法：低位地址线直接作为存储器芯片内部的地址线连接，余下的高位地址线全部通过外加译码器译码，译码输出作为各芯片组的选片信号，以确定各组芯片的唯一地址范围。地址空间分配：A19A18A17A16A15A14A13A12～～A000111110……01……1即：3E000H～3FFFFH，共8KB分析如下连接方式所确定的地址：A19~A13是CS1WEOECS2A0~A12

&11M/IOA19A18A17A16A15A14A13+5VSRAM62641WR1RDD0~D7A12~A01

（1）译码芯片常用的译码芯片是74LS138译码器，功能是3－8译码器，有三个“选择输入端”C、B、A和三个“使能输入端”G1、G2A#，G2B#以及8个输出端Y7#～Y0

#（2）74138引脚图输入输出使能选择G1G2A#G2B#CBAY7#Y6#Y5#Y4#Y3#Y2#Y1#Y0#1000001111111010000111111101100010111110111000111111011110010011101111100101110111111001101011111110011101111111其它XXX1111111174LS138功能表

CS11#CS2A0~A12CS12#CS2A0~A12CS13#CS2A0~A12CS14#CS2A0~A12G1Y0G2AY1G2BY2Y374LS138CBA≥1≥1M/IOA19A18A17A16A15A14A13+5V1其中：RD与OE相连；WR与WE相连；SRAM（6264）A0~A12地址空间分配：A19A18A17A16A15A14A13A12～A000000000…01#00000H1…101FFFH0010…02#02000H1…103FFFH0100…03#04000H1…105FFFH0110…04#06000H1…107FFFH每片8KB,共32KBSRAM（6264）CS11#CS2A0~A12CS12#CS2A0~A12CS13#CS2A0~A12CS14#CS2A0~A12G1Y0G2AY2G2BY4Y674LS138CBA≥1≥1M/IOA19A18A17A16A15A14A13+5V1其中：RD与OE相连；WR与WE相连；A0~A12若74138的输出为Y0,Y2,Y4和Y6A19A18A17A16A15A14A13A12～A000000000…01#00000H1…101FFFH0100…02#04000H1…105FFFH1000…03#08000H1…109FFFH1100…04#0C000H1…10DFFFH思考：若A19,A18,A17连接74138的C,B,A,确定的地址又是什么？2、部分地址译码方式

定义：CPU系统总线中的部分地址信号线与存储器芯片的地址线相连,参与存储器地址的译码。

优点：译码电路连接简单

缺点：会出现地址重叠问题

CS1WEOECS2A0~A12

&11M/IOA17A16A15A14A13+5VA12~A0SRAM6264WRRDD0~D7说明：(1)A17~A13是11111；（2）A19，A18没用。地址空间分配：A19A18A17A16A15A14A13A12～A0××111110…01…1重叠地址：3E000H～3FFFFH7E000H～8FFFFHBE000H～BFFFFHFE000H～FFFFFH基本地址范围：3E000H～3FFFFH

补充：存储器管理一、IBMPC/XT中的存储空间分配IBMPC/XT计算机中的CPU是8088。20根地址线可以寻址1MB内存空间（00000H～FFFFFH）分三个区：

基本RAM区：00000H～9FFFFH，共640KB。

保留区：A0000H～BFFFFH，共128KB，属于显示RAM区。

ROM区：C0000H～FFFFFH，属于系统控制ROM和基本I/OROM区。

IBMPC/XT存储空间的分配二、扩展存储器及其管理

1、不同CPU的寻址范围2、存储器的管理

（1）虚拟存储器（VirtalMemory）

当CPU输出地址码的位数较多，而实际主存容量较小的情况下，微机系统可以将一部分辅存当作主存来使用的机制，就是虚拟存储器系统。

虚拟存储器是建立在主存--辅存物理结构基础之上，由附加硬件装置及操作系统存储管理软件组成的一种存储体系，它将主存和辅存的地址空间统一编址，形成一个庞大的存储空间。（2）80386的三种