微型计算机原理与接口技术习题答案刘彦文张向东谭峰版本课件

第1章习题填空题(2)算术逻辑单元(ALU)用来对数据进行算术、逻辑运算，运算结果的一些特征值由

(3)数据总线是微处理器与

、

传送数据的通路。(5)字长是由微处理器

决定。2.选择题(3)微型计算机系统总线中，可用于传送读、写信号的是

。A.地址总线B.数据总线C.控制总线D.以上都不对(5)通常计算机系统中的外围设备是指

。A.外存储器、输入设备及输出设备B.外存储器、输入设备C.外存储器、输出设备D.输入设备、输出设备标志寄存器A内存储器

I/O接口

ALU位数C13.判断题(1)计算机中的运算器、控制器和内存储器合称为中央处理机。 ()(3)微处理器就是中央处理器CPU。()

(4)若将微型计算机主要功能部件集成在一片芯片上即构成单板机。 ()

(5)微型计算机中采用总线结构，所以部件之间传送信息时必须分时进行。()(6)数据总线上传送的信息有数据，也可能有指令代码。 ()√××√√21.填空题8086微处理器在执行指令中所需操作数地址由

计算出

位偏移量,送

，由

最后形成一个

位的

地址。(2)8086系统中，可以有

个段基地址，任意相邻的两个段地址最少相距

个存储单元。

2.选择题(3)在8086最小方式的读操作时序中，外界将要输入的数据送上AD线时，在

的前沿，此数据被采样送入CPU。A.T1 B.T2 C.T3 D.T4第2章习题ALU16BIU地址加法器20物理D403在8086最小方式的读操作时序中，外界将要输入的数据送上AD线时，在

的前沿，此数据被采样送入CPU。A.T1 B.T2 C.T3 D.T42.选择题(5)Pentium处理器的超标量结构中指令流水线的个数和流水线的级数分别为

。A.1和5 B.2和5 C.2和8 D.2和12DD53.判断题(1)

逻辑地址不是物理地址，但是唯一的。 ()(2)在总线周期中，只有在T3状态后才可能出现等待状态TW。 ()(3)在8086中，取指令和执行指令可以重叠操作。 ()(6)一个存储器页包括的字节数为

B

。A.4B.4KC.1MD.4M E.4G√

√

×

6(4)PentiumMMX是为提高微型机处理多媒体和通信能力而推出的新一代微处理器。(√)(5)PentiumPro芯片采用超级流水线和超标量技术,提高了处理器的并行处理能力。(√)(6)PentiumPro芯片在一个封装中包含两个芯片，一个是包括2个8KB的L1Cache的CPU内核；一个是容量为256KB的L2Cache，它由全速总线同CPU内核相连。 (√)7分页部件PU用页目录表和页表实现两级地址转换。高一级的页目录表中，每一项为一个页目录描述符，包括了下一级页表的信息，对应于一个页表。低一级是页表，每一项对应物理存储器中的一页。控制寄存器中的CR3为页目录表基地址寄存器，用来保存页目录表在存储器中的物理起始地址。DIR作为页目录索引从4KB的页目录表中选取一个页目录描述符（占4个字节，①页目录描述符所在地址为页目录索引乘以4与页目录表基地址CR3相加得到），②PAGE作为页表索引从页表中选取一个页描述符（同样，页描述符所在地址为页表索引乘以4再与页表基地址相加得到），③而页内偏移量则作为页内的偏移地址与页描述符提供的页基地址相加产生存储器单元的32位物理地址。

9(6)和8086相比，Pentium增加了哪些寄存器？它们的作用是什么？对提高系统的性能有什么影响？答：Pentium增加（或加长）的寄存器有：1）基本结构寄存器l通用寄存器：8个32位的通用寄存器2）系统级寄存器l存储管理寄存器。包括支持分段的段选择符和段描述符寄存器;10GDTR全局描述符表寄存器，存放全局描述符表的线性基地址和表的限长

IDTR中断描述符表寄存器，存放中断描述符表的线性基地址和表的限长

LDTR局部描述符表寄存器，存放局部描述符的选择子TR任务寄存器，存放某一任务描述符的选择子段寄存器CS、SS、DS、ES、FS、GS分别存放代码、堆栈和数据段的段选择符，由段选择符通过描述符表就能够找到段描述符进而得到段的基地址，加上偏移量最终得到线性地址。11●调试寄存器DR0-DR7(32bits)。用于系统的调试，其中DR0-DR3存放程序断点的线性地址。程序执行时，遇到断点地址产生断点异常中断。DR6是调试状态寄存器，存放上次异常中断时异常的状态。DR7为调试控制寄存器，可以控制断点的操作，包括断点允许和禁止位，设置断点的条件等。

●测试寄存器TR3-TR7

TR3-TR5(32bits)存放CPU片内Cache的测试数据。

TR6(32bits)是测试控制寄存器。

TR7(32bits)是测试状态寄存器。131.从8088到Pentium系统,预取队列的长度越来越长,那么是不是预取队列的长度越长处理器的流水线速度越快呢？为什么？并请谈谈分支指令对"预取队列"效率的影响。答:并不能认为预取队列长度越长,处理器的流水线速度就越快。首先即使所有指令都是顺序执行的,如果CPU与存储器速度差距过于悬殊,那么系统速度的主要瓶颈仍然是存储器速度,加长预取指令队列长度不能从根本上缓和CPU与存储器速度之间的矛盾。进而,如果队列中包含分支指令,指令预取器本身无法辨别分支指令,当它取到分支指令以后,仍然继续预取分支指令顺序地址之后的指令。当分支指令到达执行级被执行以后,一旦产生了地址转移,预取指令队列中分支指令后的顺序地址指令就不再有用,指令队列就要被刷新,预取器将从分支指令转移的目标地址从新开始取指。因此，分支指令越多,预取队列的效率就越低。仅仅靠增加指令队列长度无法弥补分支指令发生转移时需要刷新指令队列所带来的时间损失问题。142.与8086相比，Pentium采用了哪些关键技术来提高取指速度的？答:与8086相比,Pentium采用了下列关键技术：

为了削弱存储器速度对微处理器执行单元的影响,预取指令队列的长度大大增加,从6byte增加到2×64byte。可以更加充分的利用总线的空闲时间预取更多的指令，使得流水线充满。

采用Cache技术，克服存储器的瓶颈效应问题。将容量较小、速度较快的和容量较大、速度较慢的主存储器连接在一起。并且将Cache向CPU内部集成，提高了二者之间互连总线的传输速度。

设计了两个彼此独立的Cache模块，即代码Cache和数据Cache。解决了需要同时取指与取操作数时对Cache访问的争用问题。

153.Pentium的超标量流水线是怎样进行工作的？答:Pentium的超标量结构具有两条并行执行的流水线U和流水线V。一般情况下，两条流水线同步工作。流水线包括取指、译码1、译码2、执行、写回五个阶段，指令分5个流水步执行。每一个时钟周期执行两条指令。两条流水线各有一组译码单元和ALU。译码单元分为两级，译码级1具有两种功能，除进行分支指令预测之外，还要进行指令配对的检查。当有效的指令队列将两条指令分别送U和V流水线的译码级1时，配对检测逻辑对它们进行配对检查。17如果这两条指令能够配对执行，那么它们可以被同时执行，译码级1将它们送到译码级2，U和V的译码级2同时计算两条指令的操作数地址。如果它们不能配对，则将V流水线中的指令被转移到U流水线中，这样两条指令在U流水线中被串行地执行。所谓配对规则，就是两条指令可以在两条流水线同时执行的基本条件。如果两条指令可以配对执行，那么它们在两条流水线执行的每一个步骤都是同步的，当一条流水线发生延时，另一条流水线等待。184.分支指令预测采取了什么样的转移预测策略？答:支持分支预测机制的关键部件是分支目标缓冲器BTB(BranchTargetBuffer)。分支目标缓冲器是一个256行4路组相联结构的Cache，它记录了已执行过的分支指令的信息。一条指令进入任意一条流水线以后，若它是分支指令，BTB就根据它的源存储器地址在Cache中查找，如果这条指令在BTB中有记录项，分支预测逻辑便以该记录项的历史信息为依据，预测转移发生的情况。历史记录为11表示转移强烈发生、10表示转移较弱发生，历史记录为01表示转移基本不发生、00表示转移强烈不发生。19第3章习题1.填空题(4)设8086CPU的(SS)=1050H，(SP)=0008H，(AX)=1234H，当执行一条PUSHAX指令时，(SS)=1050，(SP)=0006，1234H存放的实际地址是10505H、10506H。(10)在串操作指令中，要使地址自动减值，必须使用指令STD，它使方向标志DF置1。(14)设AX=0123H，BX=89ABH，执行ADDAX,BX后，CF=0，OF=0，ZF=0，PF=0，SF=1，AF=0。21(8)16位无符号数表示的范围是0—65535，16位有符号数表示的范围是-32768—32767，对应的16进制数是

、

。8000H～7FFFH0000H～FFFFH222.选择题(1)逻辑地址是

地址。A.信息在存储器中的具体B.经过处理后的20位C.允许在程序中编排的 D.段寄存器与指针寄存器共同提供的(5)用REPNECMPSB指令作两个字符串比较时,如果CX≠0,比较结束,其原因是

。A.出现两个相等字符 B.两个字符不等C.两个字符串长度不等 D.字符串中全部字符比较结束DA233.判断题(2)对于所有的存储器寻址方式，都可以采用段超越前缀。()

(4)换码指令可将累加器AL中的一个值/码转换为内存表格中的另一个值/码,但不送回AL。()(5)使用MOVAH,4CH和INT21H两条指令返回DOS不会造成死机。 ()(6)8086的循环控制指令必须以DX作计数器，控制循环次数，且目标地址偏移范围在－128～+127之间。 ()×××√254.指出下列指令的错误(4)MOVMYDAT[BX][SI],ES:AX④错：源操作数AX是寄存器操作数,不是存储器操作数,不能能用段跨越前缀，应为MOVMYDAT[BX][SI],AX(6)ADDVAR1,VAR2错：没有该指令，2个变量的偏移地址都是存储器操作数。(9)INAX,100H

错：输入指令的端口地址大与255时，可以写端口号到DX，应为MOVDX，100H；INAL，DX26(3)分析下面程序段，MOVAL,200;(AL)=0C8HSARAL,1;(AL)=0E4H

MOVBL,AL;(BL)=0E4H

MOVCL,2;(CL)=02H

SARAL,CL;(AL)=0F9H

ADDAL,BL;(AL)=0DDH试问程序段执行后(BL)＝0E4H(AL)＝0DDH。CF=127

MOVAX,SEGDATAMOVDS,AX

MOVCX,50 MOVDI,0100HMOVSI,0200HASD:MOVAL,[SI]ADD[DI],ALINCDIINCSIDECCXJNZASDHLT29(8)符号定义语句如下：BUFFDB1,2,3,’123’EBUFFDB0LEQUEBUFF-BUFF问：L的值为多少？解:假设BUFF的符号地址为1000H,那么EBUFF的符号地址为1006H,所以EBUFF-BUFF=6所以L=630(9)程序段如下：TABLEDW10H,20H,30H,40H,50HMOVBX,OFFSETTABLEINCBXINCBXMOVAX,[BX]问：指令执行后，AX的内容是多少：AX=0020H10002000300040005000(表首)TABLEBX31(10)下列指令执行后，物理单元01070H的内容是什么？MOVAX,00E0H;(AX)=00E0HMOVDS,AX;(DS)=00E0HMOVBX,0200H;(BX)=0200HMOVCX,BX;(CX)=0200HNEXT：MOV[BX],BL;(BL)=00H,PA=01000HINCBL;(BL)=01H,(01000H)=00HLOOPNEXT;(CX)-1=01FFH,CX<>0MOVAH,4CH;INT21H;返回DOS解:从程序的分析得(01000H)=00H,(01001H)=01H(01002H)=02H……(01070H)=70H32(11)按下列要求书写数据定义语句：以DA2为首字节的连续单元中存放10个重复的数据序列12，3，‘A’。分析:数据定义伪指令DB、DW、DD等，而这里的确2，3，‘A’可以用字节数据单元来存储的，所以可用DB来定义如下：解:DA2DB10DUP(12,3,’A’)331.比较DEST和SOURCE中的500个字节，找出第一个不相同的字节，如果找到，则将SOURCE中的这个数送AL中。CLDLEADI，ES：DESTLEASI，SOURCEMOVCX，500REPECMPSBJCXZNEXTASD：DECSIMOVAL，BYTEPTR[SI]NEXT：HLT初始化地址指针字节串数→CX源与目的串比较≠?不同字节→AL暂停CX≠0?YNNY346.编写程序1.编写一个程序,把从键盘读入的大写字母换成小写字母显示,要求:从键盘读入一个字母;如果是小写字母,直接显示,如果是大写字母,变换成小写字母显示。符号不显示。解：源程序如下：DatasegmentAsddb10dup(?)DataendsCodesegmentAssumecs:code,ds:dataMovax,segdata35Movds,axJbabcabc2Moves,axCmpal,’$’Abc:JzendMovah,01hJmpabcInt21habc1:addal,20hCmpal,’A’abc2:movdl,alJbabcmovah,02hCmpal,’Z’Int21hJbabc1JmpabcCmpal,’a’end:Movah,4chJbabcInt21hCmpal,’z’codeends36(2)编程将ARRAY1开始的26个字节单元依次存放‘A’，‘B’到‘Z’。

解：源程序如下：abc:mov[bx],aldatasegmentincalarray1db26dup(?)incbxdataendsdeccxcodesegmentjnzabcassumecs:code,ds:datamovah,4chmovax,segdataint21hmovds,axcodeendsleabx,array1movcx,26moval,’A’37第4章习题1.填空题(3)

材料存储器所存信息掉电后消失，而

材料存储器属永久性存储器。半导体磁(5)对容量为B的存储单元的存储矩阵，需要

位地址线选通对应存储单元。NN

(7)CPU对RAM存储器进行读/写操作时，应送出的方向控制命令有

和

命令。RDWR38(4)存储器目前采用较多的三级存储器结构是

和

。

(6)1位地址，经地址译码器译码后能得到

条存贮单元选择线控制线。(8)某计算机的存储容量是64KB，若按字节寻址，则寻址的范围为

，需要地址线

根、数据线

根；若字长为32位，按字编址，寻址的范围为

。高速缓冲存储器，主存

辅存

264K168

16KW39解:分析其题意首地址为00000H,末地址3FFFH,将其展开为二进制的地址信号;A19A18A17A16A15A14A13A12A000000000000000000011110～8KB00000010000000000111118～16KB(9)试利用6264芯片，在8088系统总线上实现00000H~03FFFH的内存区域，并画连接电路图。41解:分析其题意首地址为A0000H,将其展开为二进制的地址信号;A19A18A17A16A15A14A13A12A0101000000001010000111110100010000101000111111010010000010100101111(10)若用全地址译码将EPROM2764(8K)接在首地址为A0000H的内存区，试画出电路图。43第5章习题1.填空题(1)CPU和输入输出接口之间传送的信息有________，___________，_________相应的端口被称为______，______，_______。其中数据信息包括_______，_______，_______。数据信息

控制信息

状态信息

数据口

控制口

状态口数字量模拟量开关量

(4)CPU与I/O接口之间的数据传送方式主要包括：

、

、

。程序方式传送

DMA方式传送

I/O通道处理机方式传送442.选择题(1)在DMA方式下，CPU与总线的关系是

。A.只能控制数据总线 B.只能控制地址总线C.成高阻状态 D.成短接状态(3)在DMA传送过程中,实现总线控制的部件是____。A.CPU B.外部设备 C.DMAC D.存储器(5)采用DMA方式，在存储器与I/O设备之间进行数据传送时，对于PC机来说，数据的传送要经过____。A.CPUB.DMA通道C.系统总线D.外部总线CCC45(3)什么情况下两个端口可以用一个地址？答：一个端口作输入，一个端口作输出时，这两个端口可共用一个地址，可以用读控制信号与写控制信号加以区分。465.设计题(1)现有两个输入设备,使用软件查询方式与CPU通信。当状态位D0=1时,为第1号设备输入字符;当状态位D1=1时,为第2号设备输入字符;当状态位D3=1时,两个设备中任意一个结束输入过程。设状态端口地址为0024H,1号设备数据端口地址为0026H,2#设备数据端口地址为0028H,输入字符缓冲区首地址分别为BUFF1和BUFF2,试编一程序完成从输入设备输入100个字符,或者当状态位D3=1时,停止输入。47初始化,定义数据缓冲区,BUFF!、BUFF2数据缓冲区指针→SI、DI，CX←100状态字=01？读状态端口从设备1输入数据，存入BUFF1缓冲区1指针加1，CX减1读状态端口状态字=08？从设备2输入数据，存入BUFF2状态字=02？缓冲区2指针加1，CX减1读状态端口状态字=08？CX=00？结束NNYYYNYNYN48解：.MODELSMALL.DATAJZTEST1BUFF1DB100DUP（？）IN1:MOVDX,0026HBUFF2DB100DUP（？）INAL，DX.CODEMOV[SI]，AL.STARTUPINCSIMOVSI，OFFSETBUFF1DECCXMOVDI，OFFSETBUFF2MOVDX，0024HMOVCX，100INAL，DXTEST0:MOVDX，0024HTESTAL，08HINAL，DXJZIN1TESTAL，01HJMPNEXT49TEST1:TESTAL，02HJZNEXTIN2:MOVDX，0028HINAL,DXMOV[DI]，ALINCDIDECCXMOVDX，0024HINAL,DXTESTAL，08HJZIN2NEXT:CMPCX，0JNZTEST0.EXITEND…50(2)利用8237A的通道2，由磁盘输入32KB的一个数据块，传送至内存68000H开始的区域，采用增量、块连续的方式，传送完不自动预置，磁盘的DREQ和DACK都是高电平有效。试编写初始化程序。解：设首地址为DMA,初始化程序片段如下：MOVAL，00HOUTDMA+0DH,AL;送复位命令OUTDMA+4,AL;送基地址和当前地址低8位MOVAL，80OUTDMA+4,AL;送基地址和当前地址高8位MOVDX，0083H;0083是页面寄存器地址MOVAL，06HOUTDX，AL；送最高4位的地址51MOVAL,0FFHOUTDMA+5,AL;写通道2基字节和当前字节计数器初值低位字节MOVAL,7FHOUTDMA+5,AL;写通道2基字节和当前字节计数器初值高位字节MOVAL,86HOUTDMA+0BH，AL;根据题意写入方式字MOVAL,02HOUTDMA+0AH,AL;写入屏蔽字(2号通道去除屏蔽)MOVDX,DMA+08H;DMA+08H为控制寄存器的端口MOVAL,10000000;对8237A设置控制命令字,DREQ和DACK都是OUTDX,AL;高电平有效,固定优先级，启动工作52第6章习题(2)8086/8088CPU中断分为_______，_______。内部中断外部中断(5)若某外设的中断类型码为39H，则该中断源的中断请求信号应连在8259A的

引脚端，且对应的中断向量表地址为

。IR100E4H53(6)PC/XT机中若对从片8259A写入的ICW2是70H，则该8259A芯片的IR7的中断类型码是

。

2.单项选择题

(1)CPU响应INTR引脚上来的中断请求的条件之一是

。A.IF=0 B.IF=1 C.TF=0 D.TF=1(3)在PC/XT机中键盘的中断类型码是09H，则键盘中断向量存储在向量表的

。A.36H~39H B.24H~27H C.18H~21H D.18H~1BH77HBB543.判断题(3)8259A所管理的中断源中，优先级低的中断源不可能中断优先级高的中断服务子程序。 ()(5)只要8259A所管理的中断源没有被屏蔽，则任何中断源的中断请求都能得到CPU的响应和服务。 ()(5)若8259A工作在优先级自动循环方式，则IR4的中断请求被响应并且服务完毕后，优先权最高的中断源是

。A.IR3 B.IR5 C.IR0 D.IR4

B××554.问答题(3)若8086系统采用单片8259A，其中一个中断源的中断类型码为46H，问该中断源应与8259A的哪一个IR输入端连接？其中断矢量地址是多少？若其中断服务子程序的首地址为16A0：23D4H，则向量表对应的4个单元的内容是什么？答：该中断源应与8259A的IR6相连.其中断矢量地址是0000：0118H,矢量区对应的4个单元内容依次是：D4H，23H，A0H，16H。56(4)怎样用8259A的屏蔽命令字来禁止IR4和IR5引脚上的请求？又怎样撤销这一禁止命令?设8259A的端口地址为20H-21H，写出有关指令。答：使OCW1的D4和D5位为1，写到8259A的奇地址就可禁止IR4和IR5引脚上的请求。撤销禁令只需写入D4和D5位为0的OCW1命令。有关指令如下：INAL,21HORAL,30HOUT21H，AL;禁止IR4，IR5的请求INAL,21HANDAL,0CFHOUT21H,AL;撤销对IR4，IR5的禁令用OR和AND命令是为了保持OCW1的其他6位不变。IMR（中断屏蔽寄存器）内容可读写。57(5)在编写程序时，为什么通常总要用开放中断指令来设置中断允许标志？8259A的中断屏蔽寄存器IMR和8086CPU中的中断允许标志IF有什么区别？在中断响应过程中，它们怎样配合起来工作？答:在PC系列微机中非屏蔽中断被系统占用了，在系统总线引出的IRQi是可屏蔽中断请求输入线（实际为8259A的引脚）。PC机上电时，系统复位，将F寄存器清零，使IF=0，禁止中断。因为可屏蔽中断得以响应的必要条件之一是IF=1，所以编程时通常要用STI指令使IF=1，允许可屏蔽中断发生。

588086的IF标志是中断允许标志，当IF=1时，CPU可以响应可屏蔽中断的请求；当IF=0时，CPU不予响应。当中断控制器8259A内的中断屏蔽寄存器IMR的某位为1时，与之对应的外设的中断请求被禁止。这时若外设有请求送至8259的IRi端（即系统总线IRQi端），8259A不向CPU的INTR引脚送中断请求信号。而当IMR的某位为0时，与之对应的外设的中断请求才可能经8259A的INT引脚向CPU的INTR端发送中断请求信号；如果此时IF=1，则CPU才有可能响应该中断请求。适当的写入IMR内容可以有选择的允许或禁止某级中断。特别是当8259A工作于特殊屏蔽方式时，使用IMR可以动态的改变系统的优先权结构，可以允许同级的（同一从片的）或较低优先权的中断级产生中断。59$5.编程题(1)在某应用中，8259A工作于一般全嵌套方式，要求为中断源IR4服务时，设置特殊屏蔽方式，开放较低级的中断请求，请编写有关程序段。已知8259A的端口地址为20H和21H。(1)解：根据题意，程序片段为：CLI;关中断,保证设置命令时不响应中断MOVAL,68H;设置特殊屏蔽方式（OCW3=68H）OUT20H,ALINAL,21H；读IMR状态ORAL,00010000B；屏蔽IR4，OCW1OUT21H,ALSTI；开中断…；继续对IR4进行中断处理…;若有较低级的中断请求,CPU给与响应，;并在中断处理后返回。…；继续对IR4进行中断处理60CLI；为以下设置命令而关中断INAL,21H；读IMR状态ANDAL,11101111B；开放IR4的中断请求OUT21H,ALMOVAL,48H；恢复原来的屏蔽字OUT20H,AL;复位特殊屏蔽方式(OCW3=48H)……MOVAL,20H；发中断结束命令OUT20H,ALIRET；返回主程序61(2)以下程序用来检查系统中8259A的正确性。请给出该程序的详细注释。;8259A的端口地址为20H，21H(2)解：8259A的端口地址为20H，21HMOVAL,0OUT21H,AL；OCW1，IMR清0INAL,21H；读IMRORAL,ALJNZERROR；有错，转出错处理程序MOVAL,0FFH；若正常，OUT21H,AL;置IMR全1INAL,21H；读IMRADDAL,1JNZERROR；有错，转出错处理程序…；正常。继续执行程序62(2)8253工作在

时，OUT引脚能输出一个CLK周期宽度的负脉冲。

第7章习题

方式4和方式5

(1)8253芯片内部共包含

个

位

计数器；每个计数器可有

6

种工作方式。

(3)若以8253某计数器的CLK时钟脉冲信号为基础，对其实行N分频后输出，通道工作方式应设置为

。3

16

定时器

方式2

63(4)现欲在程序中利用8253计数器2产生的定时间的延时，请写出对8253计数器2的初始化程序以及实现延时的子程序，下面是已知条件：①选用工作方式0；②用以计数的时间常数设为：nnnnH；③8253控制字寄存器端口地址为43H，计数器2端口地址为42H。64$(4)．（1）初始化指令序列：MOVAL,0B0HOUT43H,ALMOVAX,nnnnHOUT42H,ALMOVAL,AHOUT42H,AL65（2）延时子程序：DELAYPROCNEARPUSHAXMOVAL,43HOUT61H,AL；启动计数器2的GATE=1T：INAL,62HTESTAL,10H；检测OUT2定时是否到JZT；未到，转POPAXRETDELAYENDP66(5)给定8253的方式控制字为74H，请分析该方式字将对8253作怎样的初始化。答：74H=01110100B将计数器1（或通道1）初始化为工作方式2，并确定计数器为16位二进制计数且设定计数器读写操作是:先低字节，后高字节。67(6)8253的计数器0用于提供实时时钟中断，以方式2工作，该计数器的CLK时钟脉冲频率为1.19318MHz，计数值预置为0(相当于65536)。对下列情况做出分析，指出实时时钟会因此变快还是变慢，并说明原因。①降低其CLK时钟脉冲频率。②提高其CLK时钟脉冲频率。③改变其预置计数值。答：①实时时钟会变慢，因为CLK频率降低会使产生实时时钟中断的频率降低，从而使得时钟计数单元的计数器降低，时钟也就变得慢了。68②实时时钟会变快，原因正好与①相反。③实时时钟会变快，因为CLK系统的计数值是最大的预置值，用它对CLK进行分频后产生的实时时钟频率是最低的，预置任何其它的计数值都会使实时时钟中断频率提高，从而加快时钟的运行。69(7)8253的计数器2用于提供扬声器发声的音调，以方式3工作，分析下列各种情况，指出音调会因此变高还是变低，并说明原因。①提高其CLK时钟脉冲频率。②增大其预置计数值。③减小其预置计数器。70答：①音调会变高，因为控制发声的音调是用预置的计数值对CLK分频而产生的，提高CLK的频率，将使分频后产生的音频升高，从而使扬声器的音调变高。②音调会变低，因为大预置会使分频后产生的频率降低，亦即音频会降低，故音调变低。③音调会变高，原因正好与②相反。71(5)有一8255A与打印机的接口电路，假设8255A以方式1工作，端口B与打印机数据线相连，打印机的BUSY信号作为PC2的输入，PC1输出作为打印机的信号,PC0作为中断请求信号。编写程序(含初始化)，用中断方式将缓冲区100个字符输出到打印机。已知中断向量为2000H:3000H,向量地址为002CH；8255A端口地址为E0H、E2H、E4H、E6H。72解：程序段为主程序段：MOVAL,84H;A口方式0输出,

OUT0E6H,AL;B口方式1输出PUSHDS；XORAX,AX；MOVDS,AXMOVAX,SEGINTP;中断服务程序段基地址MOV[002CH],AX;写入向量表MOVAX,OFFSETINTP;中断服务程序偏移MOV[002EH],AX;地址写入向量表73POPDSMOVSI,OFFSETBUFF;缓冲区首地址→SIMOVCX,100