DSP原理与应用-硬件设计

DSP原理与应用

张伟zhang_wei@1DSP原理与应用DSP原理与应用第3章TMS320C54x的硬件设计3.1

硬件设计概述

3.2DSP系统的基本设计3.3DSP的电平转换电路设计3.4DSP存储器和I/O的扩展3.5DSP与A/D和D/A转换器的接口3.6DSP系统的硬件设计实例2DSP原理与应用第3章TMS320C54x的硬件设计3.1硬件设计概述

DSP系统的硬件设计又称为目标板设计，是在考虑算法需求、成本、体积和功耗核算的基础上完成的，一个典型的DSP目标板主要包括：

DSP芯片及DSP基本系统程序和数据存储器数/模和模/数转换器模拟控制与处理电路各种控制口和通信口电源处理电路和同步电路3DSP原理与应用第3章TMS320C54x的硬件设计3.1硬件设计概述

一个典型的DSP目标板结构如下图。

防混叠滤波器防混叠滤波器平滑滤波器平滑滤波器ADCADCDACDACTMS320C54x通信口控制口RAMROM信号预处理、MUX、程控放大等4DSP原理与应用第3章TMS320C54x的硬件设计3.1硬件设计概述

系统硬件设计过程：

确定硬件方案器件选型原理图设计PCB图设计硬件调试第一步：确定硬件实现方案；

在考虑系统性能指标、工期、成本、算法需求、体积和功耗核算等因素的基础上，选择系统的最优硬件实现方案。

第二步：器件的选择；

一个DSP硬件系统除了DSP芯片外，还包括ADC、DAC、存储器、电源、逻辑控制、通信、人机接口、总线等基本部件。5DSP原理与应用第3章TMS320C54x的硬件设计3.1硬件设计概述

第二步：器件的选择；①

DSP芯片的选择

首先要根据系统对运算量的需求来选择；

其次要根据系统所应用领域来选择合适的DSP芯片；

最后要根据DSP的片上资源、价格、外设配置以及与其他元部件的配套性等因素来选择。

②

ADC和DAC的选择

A/D转换器的选择应根据采样频率、精度以及是否要求片上自带采样、多路选择器、基准电源等因素来选择；

D/A转换器应根据信号频率、精度以及是否要求自带基准电源、多路选择器、输出运放等因素来选择。

6DSP原理与应用第3章TMS320C54x的硬件设计3.1硬件设计概述

第二步：器件的选择；③

存储器的选择

常用的存储器有SRAM、EPROM、E2PROM、FLASH和存储卡等。可以根据工作频率、存储容量、位长(8/16/32位)、接口方式(串行还是并行)、工作电压(5V/3V)等来选择。

④

逻辑控制器件的选择

系统的逻辑控制通常是用可编程逻辑器件来实现。

首先确定是采用CPLD还是FPGA；

其次根据自己的特长和公司芯片的特点选择哪家公司的哪个系列的产品；

最后还要根据DSP的频率来选择所使用的PLD器件。7DSP原理与应用第3章TMS320C54x的硬件设计3.1硬件设计概述

第二步：器件的选择；⑤

通信器件的选择

通常系统都要求有通信接口。

首先要根据系统对通信速率的要求来选择通信方式。

然后根据通信方式来选择通信器件。

⑥

总线的选择

常用总线：PCI、ISA等

可以根据使用的场合、数据传输要求、总线的宽度、传输频率和同步方式等来选择。

8DSP原理与应用第3章TMS320C54x的硬件设计3.1硬件设计概述

第二步：器件的选择；⑦

人机接口

常用的人机接口主要有键盘和显示器。

通过与其他单片机的通信构成；

与DSP芯片直接构成。

⑧

电源的选择

主要考虑电压的高低和电流的大小。

既要满足电压的匹配，又要满足电流容量的要求。

9DSP原理与应用第3章TMS320C54x的硬件设计3.1硬件设计概述

系统硬件设计过程：

确定硬件方案器件选型原理图设计PCB图设计硬件调试第三步：原理图设计；

从第三步开始就进入系统的综合。在原理图设计阶段必须清楚地了解器件的特性、使用方法和系统的开发，必要时可对单元电路进行功能仿真。第一步：确定硬件实现方案；

第二步：器件的选择；10DSP原理与应用第3章TMS320C54x的硬件设计3.1硬件设计概述

第三步：原理图设计；

原理图设计包括：

系统结构设计

可分为单DSP结构和多DSP结构、并行结构和串行结构、全DSP结构和DSP/MCU混合结构等；

模拟数字混合电路的设计

主要用来实现DSP与模拟混合产品的无逢连接。

包括信号的调理、A/D和D/A转换电路、数据缓冲等。11DSP原理与应用第3章TMS320C54x的硬件设计3.1硬件设计概述

第三步：原理图设计；

原理图设计包括：

存储器的设计

是利用DSP的扩展接口进行数据存储器、程序存储器和I/O空间的配置。

通信接口的设计

电源和时钟电路的设计

控制电路的设计

包括状态控制、同步控制等。

12DSP原理与应用第3章TMS320C54x的硬件设计3.1硬件设计概述

系统硬件设计过程：

确定硬件方案器件选型原理图设计PCB图设计硬件调试第三步：原理图设计；

PCB图的设计要求设计人员既要熟悉系统的工作原理，还要清楚布线工艺和系统结构设计。第一步：确定硬件实现方案；

第二步：器件的选择；第四步：PCB设计；

第五步：硬件调试；

13DSP原理与应用第3章TMS320C54x的硬件设计3.2DSP系统的基本设计

一个完整的DSP系统通常是由DSP芯片和其他相应的外围器件构成。

本节主要以TMS320C54x系列芯片为例，介绍DSP硬件系统的基本设计，包括:

电源电路复位电路时钟电路14DSP原理与应用第3章TMS320C54x的硬件设计3.2DSP系统的基本设计

为了降低芯片功耗，’C54x系列芯片大部分都采用低电压设计，并且采用双电源供电，即3.

2.1

电源电路的设计

内核电源CVDDI/O电源DVDD

——采用3.3V、2.5V，或1.8V电源；

——采用3.3V供电。15DSP原理与应用第3章TMS320C54x的硬件设计3.

2.1

电源电路的设计

内核电源CVDD：采用1.8V。

主要为芯片的内部逻辑提供电压。

包括CPU、时钟电路和所有的外设逻辑。

I/O电源DVDD：采用3.3V。

主要供I/O接口使用。1.电源电压和电流要求

为了获得更好的电源性能，’C5402芯片采用双电源供电方式。

可直接与外部低压器件接口，而无需额外的电平变换电路。

16DSP原理与应用第3章TMS320C54x的硬件设计

内部静电保护电路：

1.电源电压和电流要求

’C5402芯片的加电次序：DVDDCVDD

要求:DVDD电压不超过CVDD电压2V；

CVDD电压不超过DVDD电压0.5V。17DSP原理与应用第3章TMS320C54x的硬件设计

内核电源CVDD1.电源电压和电流要求

’C5402芯片的电流消耗主要取决于器件的激活度。

外设

时钟电路

I/O电源DVDD18DSP原理与应用第3章TMS320C54x的硬件设计3.

2.1

电源电路的设计

2.电源电压的产生

第一种方案：

电压调节器1电压调节器2DVDD(3.3V)CVDD(1.8V)5V

第二种方案：

电压调节器DVDD(3.3V)CVDD(1.8V)3.3V19DSP原理与应用第3章TMS320C54x的硬件设计3.

2.1

电源电路的设计

3.电源解决方案

产生电源的芯片:

Maxim公司：MAX604、MAX748；

TI公司：TPS71xx、TPS72xx、TPS73xx等系列。

这些芯片可分为:

线性稳压芯片

开关电源芯片

——

使用方法简单，电源纹波电压较低，对系统的干扰较小，但功耗高。

——电源效率高，但电源所产生的纹波电压较高，容易对系统产生干扰。20DSP原理与应用第3章TMS320C54x的硬件设计3.电源解决方案DSP系统电源方案有以下几种：

采用3.3V单电源供电

可选用TI公司的TPS7133、TPS7233和TPS7333；

Maxim公司的MAX604、MAX748。采用可调电压的单电源供电

可选用TI公司的TPS7101、TPS7201和TPS7301。采用双电源供电

可选用TI公司的TPS73HD301、TPS73HD325、TPS73HD318等芯片。21DSP原理与应用第3章TMS320C54x的硬件设计①

采用3.3V单电源供电

由MAX748芯片构成的电源。V+MAX748V+SHENV+REFLXNCLXNCLXNCGNDSSGNDCCOUTVcc1000pF0.047F330pF22H22H+3.3V12345678910111213141516

电源电压：3.3V

最大电流：0.5A22DSP原理与应用第3章TMS320C54x的硬件设计②

采用可调电压的单电源供电TI公司的TPS7101、TPS7201和TPS7301等芯片提供了可调节的输出电压，其调节范围为1.2V~9.75V，可通过改变两个外接电阻阻值来实现。TPS7301INRESETENOUTFBGND

VI250k0.1FR1R210FCSR=1至系统复位V0>2.7V<0.5V23DSP原理与应用第3章TMS320C54x的硬件设计②

采用可调电压的单电源供电

输出电压与外接电阻的关系式：输出电压V0与外电阻R1和R2的编程表:输出电压V0

R1

R2

输出电压V0

R1

R2

1.5V45k

169k

3.6V348k

169k

1.8V88k

169k

4V402k

169k

2.5V191k

169k

5V549k

169k

3.3V309k

169k

6.4V750k

169k

24DSP原理与应用第3章TMS320C54x的硬件设计③

采用双电源供电TI公司提供的双电源芯片：

TPS73HD301TPS73HD325TPS73HD318

固定的输出电压:3.3V

可调的输出电压:1.2V~9.75V

—

固定的输出电压:3.3V和2.5V

—

固定的输出电压:3.3V和1.8V

每路电源的最大输出电流为750mA，并且提供两个宽度为200ms的低电平复位脉冲。25DSP原理与应用第3章TMS320C54x的硬件设计③

采用双电源供电

由TPS73HD318芯片组成的双电源电路。NC1RESETNCNC1GNDNC1ENFB/SENSE1IN1OUT1IN1OUTNC2RESETNCNC2GNDNC2EN2SENSE2IN2OUT2IN2OUTNCNCNCNCC333F3.3V1234567910111213171516814CVDD

TMS320VC5402DVDDGND&18192021222324252627281.8VD2D3C233FC11FC01F5VR1100kR2100kPGRESETtoDSPTPS73HD318DL5817DL4148DL4148D126DSP原理与应用第3章TMS320C54x的硬件设计3.2DSP系统的基本设计3.

2.2

复位电路的设计

’C54x的复位输入引脚RS为处理器提供了一种硬件初始化的方法,它是一种不可屏蔽的外部中断,可在任何时候对’C54x进行复位。

当系统上电后，RS引脚应至少保持5个时钟周期稳定的低电平，以确保数据、地址和控制线的正确配置。复位后(RS回到高电平)，CPU从程序存储器的FF80H单元取指，并开始执行程序。27DSP原理与应用第3章TMS320C54x的硬件设计3.

2.2

复位电路的设计

’C54x的复位分为软件复位和硬件复位。软件复位：是通过执行指令实现芯片的复位。硬件复位：是通过硬件电路实现复位。

硬件复位有以下几种方法:

上电复位

手动复位

自动复位

28DSP原理与应用第3章TMS320C54x的硬件设计3.

2.2

复位电路的设计1.

上电复位电路

上电复位电路是利用RC电路的延迟特性来产生复位所需要的低电平时间。

由RC电路和施密特触发器组成。TMS320C54xRS11C

RVCC74HC1429DSP原理与应用第3章TMS320C54x的硬件设计1.

上电复位电路

复位时间可根据充电时间来计算。

电容电压：VC=VCC(1-e-t/)

时间常数：=RC

复位时间：

设VC=1.5V为阈值电压,选择R

=100k,C

=4.7F,电源电压VCC

=5V，可得复位时间t

=167ms。30DSP原理与应用第3章TMS320C54x的硬件设计3.

2.2

复位电路的设计2.手动复位电路

手动复位电路是通过上电或按钮两种方式对芯片进行复位。TMS320C54xRSCRVCCR1

电路参数与上电复位电路相同。31DSP原理与应用第3章TMS320C54x的硬件设计3.

2.2

复位电路的设计3.自动复位电路

由于实际的DSP系统需要较高频率的时钟信号,在运行过程中极容易发生干扰现象，严重时可能会造成系统死机，导致系统无法正常工作。

为了解决这种问题，除了在软件设计中加入一些保护措施外，硬件设计还必须做出相应的处理。

目前，最有效的硬件保护措施是采用具有监视功能的自动复位电路，俗称“看门狗”电路。32DSP原理与应用第3章TMS320C54x的硬件设计3.自动复位电路

自动复位电路的设计方案：

用555定时器和计数器组成；

采用专用的自动复位集成电路。

如Maxim公司的MAX706、MAX706R芯片。

MAX706R是一种能与具有3.3V工作电压的DSP芯片相匹配的自动复位电路。33DSP原理与应用第3章TMS320C54x的硬件设计3.自动复位电路

由MAX706R组成的自动复位电路如图：MAX706RMRWDOVCCRESGNDWDIPFIPFO12345678RSVCC至DSP的复位端CLK来自DSP的输出端34DSP原理与应用第3章TMS320C54x的硬件设计3.2DSP系统的基本设计3.

2.3

时钟电路的设计

时钟电路用来为’C54x芯片提供时钟信号，由一个内部振荡器和一个锁相环PLL组成，可通过芯片内部的振荡器或外部的时钟电路驱动。

1.时钟信号的产生

’C54x时钟信号的产生有两种方法：

使用外部时钟源；

使用芯片内部的振荡器。35DSP原理与应用第3章TMS320C54x的硬件设计1.时钟信号的产生(1)

使用外部时钟源

将外部时钟信号直接加到DSP芯片的X2/CLKIN引脚，而X1引脚悬空。VDD

外部晶振

X2/CLKINX136DSP原理与应用第3章TMS320C54x的硬件设计1.时钟信号的产生(2)使用芯片内部的振荡器

在芯片的X1和X2/CLKIN引脚之间接入一个晶体,用于启动内部振荡器。C1C2

晶体

X1

X2/CLKINC1=C2=20pF37DSP原理与应用第3章TMS320C54x的硬件设计2.锁相环PLL

锁相环PLL具有频率放大和时钟信号提纯的作用，利用PLL的锁定特性可以对时钟频率进行锁定,为芯片提供高稳定频率的时钟信号。

锁相环还可以对外部时钟频率进行倍频，使外部时钟源的频率低于CPU的机器周期，以降低因高速开关时钟所引起的高频噪声。

’C54x的锁相环有两种形式：

硬件配置的PLL：软件可编程PLL：

用于’C541、’C542、’C543、’C545和’C546；

用于’C545A、’C546A、’C548、’C549、’C5402、’C5410和’C5420。38DSP原理与应用第3章TMS320C54x的硬件设计2.锁相环PLL

硬件配置的PLL是通过设定’C54x的3个时钟模式引脚(CLKMD1、CLKMD2和CLKMD3)的状态来选择时钟方式。(1)

硬件配置的PLL39DSP原理与应用第3章TMS320C54x的硬件设计(1)

硬件配置的PLL硬件PLL的配置方式引脚状态时钟方式CLKMD1CLKMD2CLKMD3方案一方案二000

工作频率=外部时钟源3

工作频率=外部时钟源5110

工作频率=外部时钟源2

工作频率=外部时钟源4100

工作频率=内部时钟器3

工作频率=内部时钟器5010

工作频率=外部时钟源1.5

工作频率=外部时钟源4.5001

工作频率=外部时钟源2

工作频率=外部时钟源2111

工作频率=内部时钟器2

工作频率=内部时钟器2101

工作频率=外部时钟源1

工作频率=外部时钟源1011

停止工作

停止工作40DSP原理与应用第3章TMS320C54x的硬件设计2.锁相环PLL

软件配置的PLL具有高度的灵活性。它是利用编程对时钟方式寄存器CLKMD的设定，来定义PLL时钟模块中的时钟配置。

软件PLL的时钟定标器提供各种时钟乘法器系数，并能直接接通和关断PLL。

软件PLL的锁定定时器可以用于延迟转换PLL的时钟方式，直到锁定为止。(2)

软件配置的PLL41DSP原理与应用第3章TMS320C54x的硬件设计(2)

软件配置的PLL

①

时钟方式寄存器CLKMD15~121110~3210CLKMD0058HPLLMULPLLDIVPLLCOUNTPLLON/OFFPLLNDIVPLLSTATUS

用来定义PLL时钟模块中的时钟配置，为用户提供各种时钟乘系数，并能直接通断PLL。

PLL乘数PLL乘数PLLMUL：为PLL的倍频乘数，读/写位。

与PLLDIV和PLLNDIV一起决定PLL的频率。

PLLMULPLL除数PLL除数PLLDIV：为PLL的分频除数，读/写位。

与PLLMUL和PLLNDIV一起决定PLL的频率。

PLLDIVPLL计数器PLL计数器PLLCOUNT：PLL的减法计数器，读/写位。

用来对PLL开始工作到锁定时钟信号之前的一段时间进行计数定时，以保证频率转换的可靠性。

PLLCOUNTPLL通/断位PLL通/断位PLLON/OFF：PLL的通/断位，读/写位。

与PLLNDIV一起决定PLL是否工作。

PLLON/OFFPLLNDIVPLL状态PLLON/OFFPLLNDIVPLL状态00断开10工作01断开11工作PLLON/OFF时钟发生器选择位时钟发生器选择位PLLNDIV：时钟发生器选择位，读/写位。

用来决定时钟发生器的工作方式。与PLLMUL和PLLDIV位同时定义频率的乘数。

当PLLNDIV=0时，采用分频DIV方式；当PLLNDIV=1时，采用倍频PLL方式。PLLNDIVPLL工作状态位PLL工作状态位PLLSTATUS：PLL的工作状态位，只读位。

用来指示时钟发生器的工作方式。

当PLLSTATUS=0时，时钟发生器工作于分频DIV方式；当PLLSTATUS=1时，时钟发生器工作于倍频PLL方式。PLLSTATUS42DSP原理与应用第3章TMS320C54x的硬件设计(2)

软件配置的PLL

②

软件PLL的工作方式

通过软件编程，可以使软件PLL实现两种工作方式：

PLL方式，即倍频方式。

芯片的工作频率等于输入时钟CLKIN乘以PLL的乘系数，共有31个乘系数，取值范围为0.25~15。

DIV方式，即分频方式。

对输入时钟CLKIN进行2分频或4分频。43DSP原理与应用第3章TMS320C54x的硬件设计(2)

软件配置的PLL

③

软件PLL的乘系数

软件PLL的乘系数可通过PLLNDIV、PLLDIV和PLLMUL的不同组合确定。PLLNDIV

PLLDIV

PLLMUL

PLL乘系数

001111XX00110~14150~14150或偶数奇数

0.50.25PLLMUL+11(PLLMUL+1)2PLLMUL4

44DSP原理与应用第3章TMS320C54x的硬件设计(2)

软件配置的PLL

③

软件PLL的乘系数

根据PLLNDIV、PLLDIV和PLLMUL的不同组合，软件PLL共有31个乘系数，分别为:

0.25、0.5、0.75、1、1.25、

1.5、

1.75、2、

2.25、2.5、

2.75、3、

3.25、3.5、3.75、4、4.5、5、

5.5、6、

6.5、7、7.5、8、

9、10、11、12、

13、14、

15。45DSP原理与应用第3章TMS320C54x的硬件设计(2)

软件配置的PLL

④

复位时钟方式

’C5402复位时硬件配置的时钟方式:CLKMD1

CLKMD2

CLKMD3

CLKMD的复位值时钟方式000E007H

PLL×15

0019007H

PLL×10

0104007H

PLL×5

1001007H

PLL×2

110F007H

PLL×1

1110000H

2分频(PLL无效)

101F000H

4分频(PLL无效)

011——保留

46DSP原理与应用第3章TMS320C54x的硬件设计(2)

软件配置的PLL

④

复位时钟方式

例如，外部时钟频率为10MHz,CLKMD1~CLKMD3=111,时钟方式为2分频。

复位后,工作频率为10MHz÷2=5MHz。

用软件重新设置CLKMD寄存器，就可以改变DSP的工作频率,如设定CLKMD=9007H，则工作频率为10×10MHz=100MHz。47DSP原理与应用第3章TMS320C54x的硬件设计(2)

软件配置的PLL

⑤

倍频切换

若要改变PLL的倍频，必须先将PLL的工作方式从倍频方式(PLL方式)切换到分频方式(DIV方式)，然后再切换到新的倍频方式。

实现倍频切换的步骤：

步骤1：复位PLLNDIV，选择DIV方式；步骤2：检测PLL的状态，读PLLSTATUS位；步骤3：根据所要切换的倍频，确定乘系数；步骤4：由所需要的牵引时间，设置PLLCOUNT的当前值；步骤5：设定CLKMD寄存器。48DSP原理与应用第3章TMS320C54x的硬件设计(2)

软件配置的PLL

⑤

倍频切换【例3.2.1】

从某一倍频方式切换到PLL×1方式。

必须先从倍频方式切换到分频方式，然后再切换到PLL×1方式。

其程序如下：

STM#00H，CLKMDStatus：LDMCLKMD，AAND#01H，ABCStatus，ANEQSTM#03EFH，CLKMD

；切换到DIV方式

；测试PLLSTATUS位

；若A≠0，则转移，

；表明还没有切换到DIV方式

；若A=0，则顺序执行，

；已切换到DIV方式

STM#03EFH，CLKMD；切换到PLL×1方式49DSP原理与应用第3章TMS320C54x的硬件设计3.3DSP的电平转换电路设计

5V

CMOS、5V

TTL和3.3V

TTL电平的转换标准：

1.各种电平的转换标准5V5V3.3V1.50.5002.01.52.02.40VCCVOHVIHVTVILVOLGNDVCCVOHVIHVTVILVOLGNDVCCVOHVIHVTVILVOLGND5V

CMOS5V

TTL标准TTL3.3V

TTLLVT,LVC,LVVOH:

输出高电平的下限值；VOL:

输出低电平的上限值；VIH:

输入高电平的下限值；VIL:

输入低电平的上限值。50DSP原理与应用第3章TMS320C54x的硬件设计驱动器件与负载器件的接口条件2.

3.3V与5V电平转换的形式

驱动负载器件器件

说

明

|IOH|

≥

NIIHIOL≥

|NIIL|VOH≥VIHVOL

≤VIL

驱动器件输出高电平电流|IOH|大于等于负载器件所需的总电流NIIH

驱动器件输出低电平电流IOL大于等于负载器件所需的总电流|NIIL|

驱动器件输出高电平电压VOH大于等于负载器件输入高电平电压VIH

驱动器件输出低电平电压VOL小于等于负载器件输入低电平电压VIL

其中IOH:输出高电平电流；IOL:输出低电平电流；

IIH:输入高电平电流；IIL:输入低电平电流；

VOH:输出高电平下限电压；VOL:输出低电平上限电压；

VIH:输入高电平下限电压；

VIL:输入低电平上限电压；

N:驱动器件所带负载器件的数量。

51DSP原理与应用第3章TMS320C54x的硬件设计

根据不同的应用场合，3.3V与5V电平转换有四种形式:

2.

3.3V与5V电平转换的形式5V

TTL器件驱动3.3V器件(LVC)3.3V

TTL器件(LVC)驱动5V

TTL器件5V

CMOS器件驱动3.3V器件(LVC)3.3V

TTL器件(LVC)驱动5V

CMOS器件5V

TTL3.3VLVC5VTTL3.3VLVC5VCMOS3.3VLVC5VCMOS3.3VLVC52DSP原理与应用第3章TMS320C54x的硬件设计2.

3.3V与5V电平转换的形式(1)

5V

TTL器件驱动3.3V

TTL器件(LVC)

5V

TTL3.3VLVC

电平转换标准相同，接口电平匹配。

53DSP原理与应用第3章TMS320C54x的硬件设计2.

3.3V与5V电平转换的形式(2)

3.3V

TTL器件(LVC)驱动5V

TTL器件5V

TTL3.3VLVC

电平转换标准相同，并满足接口电平条件54DSP原理与应用第3章TMS320C54x的硬件设计2.

3.3V与5V电平转换的形式(3)

5V

CMOS器件驱动3.3V

TTL器件(LVC)

电平转换标准不相同的，但满足接口电平的要求，即VOH≥VIH，VOL≤VIL。5VCMOS3.3VLVC55DSP原理与应用第3章TMS320C54x的硬件设计2.

3.3V与5V电平转换的形式(4)

3.3V

TTL器件(LVC)驱动5V

CMOS器件

电平转换标准不相同，接口电平不满足要求。不能直接驱动，需加入双电源供电的接口电路,如:TI公司的SN74ALVC164245、SN74LVC4245等。5VCMOS3.3VLVC56DSP原理与应用第3章TMS320C54x的硬件设计3.3DSP的电平转换电路设计

3.

DSP与外围器件的接口(1)

DSP芯片与3V器件的接口

DSP与3V器件的接口比较简单，由于两者电平一致，可以直接驱动。如DSP芯片可以直接与3V的Flash存储器连接。

57DSP原理与应用第3章TMS320C54x的硬件设计3.

DSP与外围器件的接口(2)

DSP芯片与5V器件的接口

以TMS320LC549与Am27C010EPROM接口为例，介绍接口设计的方法。

①

分析电平转换标准

电平器件

VOHVOL

VIH

VIL

TMS320LC5492.4V0.4V2.0V0.8VAm27C0102.4V

0.45V

2.0V

0.8V

58DSP原理与应用第3章TMS320C54x的硬件设计(2)

DSP芯片与5V器件的接口

②

缓冲器的选择

可以选择双电压供电的缓冲器，也可以选择3.3V单电压供电并能承受5V电压的缓冲器，如选择74LVC16245缓冲器。

74LVC16245器件是一个双向收发器，可以用作2个8位或1个16位收发器。工作电压为2.7~3.6V。

74LVC16245的功能表

OEDIR

功

能

LLH

LH×

B→

AA→

B隔

离

OE：输出使能控制端，用来选择器件工作(双侧相互隔离)；

DIR：数据方向控制端。用来控制数据的传输方向。

59DSP原理与应用第3章TMS320C54x的硬件设计(2)

DSP芯片与5V器件的接口

③

接口电路

Am27C010是EPROM存储器，数据总线是单向的，从Am27C010流向DSP芯片。Am27C010

D0~D7A0~A16CEOE

TMS320VC5402D0~D7A0~A16MSTRB74LVC1624560DSP原理与应用第3章TMS320C54x的硬件设计3.4DSP存储器和I/O的扩展

外部存储器主要分为两类。

ROM

RAM

包括EPROM、E2PROM和FLASH等。

分为静态RAM(SRAM)和动态RAM(DRAM)

ROM主要用于存储用户的程序和系统常数表,一般映射在程序存储空间。

RAM常选择速度较高的快速RAM,既可以用作程序空间的存储器,也可以用作数据空间的存储器。

61DSP原理与应用第3章TMS320C54x的硬件设计3.4DSP存储器和I/O的扩展

’C54x的地址总线有16~23条，芯片的型号不同其配置的地址总线也不同。

’C5402芯片共有20根地址线，最多可以扩展1M字外部程序存储空间，其中高4位地址线(A19~A16)是受XPC寄存器控制。3.

4.1

程序存储器的扩展62DSP原理与应用第3章TMS320C54x的硬件设计

程序存储器有三种工作方式:3.

4.1

程序存储器的扩展1.程序存储器的工作方式

①读操作

②维持操作

③编程操作

63DSP原理与应用第3章TMS320C54x的硬件设计2.扩展程序存储器

②FLASH存储器

FLASH存储器与EPROM相比，具有更高的性能价格比，而且体积小、功耗低、可电擦写、使用方便，并且3.3V的FLASH可以直接与DSP芯片连接。

AT29LV1024是1M位的FLASH存储器。

地址线：

A0~A15；

控制线：

数据线：I/O0~I/O15；

CE—片选信号；

WE—编程写信号；

OE—输出使能信号。64DSP原理与应用第3章TMS320C54x的硬件设计2.扩展程序存储器③存储器扩展

’C54xDBABR/WPS1616

AT29LV1024I/OAWECEOE

65DSP原理与应用第3章TMS320C54x的硬件设计3.4DSP存储器和I/O的扩展3.

4.2

数据存储器的扩展1.

数据存储器ICSI64LV16

地址线：A15~A0；

控制线：

数据线：I/O15~I/O0；CE—片选信号；OE—读选通信号；WE—写选通信号；UB—高字节选通信号；LB—低字节选通信号。66DSP原理与应用第3章TMS320C54x的硬件设计3.

4.2

数据存储器的扩展1.

数据存储器ICSI64LV16

结构图：译码器存储器阵列I/O列控制I/O电路控制电路A15~A0I/O15~I/O8I/O7~I/O0CEWEOEUBLBICSI64LV16结构67DSP原理与应用第3章TMS320C54x的硬件设计3.

4.2

数据存储器的扩展1.

数据存储器ICSI64LV16

ICSI64LV16功能表

WECEOEUBLBI/O15~I/O8

I/O7~I/O0

工作模式

×H

×××高阻

高阻

未选中

H×LL

H××H

×H

高阻高阻

高阻高阻

禁止输出

HHH

LLL

LLL

HLLLHL高阻数据输出数据输出

数据输出高阻数据输出

读操作

LLL

LLL

×××HLL

LHL

高阻数据输入数据输入

数据输入高阻数据输入

写操作

68DSP原理与应用第3章TMS320C54x的硬件设计3.

4.2

数据存储器的扩展2.

存储器扩展连接

’C54x

DBABR/WDS

ICSI64LV16I/O15~0A15~0WECEUBLBOE161669DSP原理与应用第3章TMS320C54x的硬件设计3.4DSP存储器和I/O的扩展3.

4.3

I/O的扩展应用

在实际应用中，许多DSP系统需要输入和输出接口。键盘和显示器作为常用的输入输出设备，在便携式仪器、手机等产品中得到了广泛地应用。使用液晶模块和非编码键盘可以很方便地作为I/O设备与DSP芯片连接。

下面以TMS320VC5402芯片、EPSON的液晶显示模块TCM—A0902和非编码键盘为例，介绍DSP芯片的I/O扩展和软件驱动程序的设计。

70DSP原理与应用第3章TMS320C54x的硬件设计3.

4.3

I/O的扩展应用1.显示器连接与驱动

复位端，低电平有效；

(1)液晶模块TCM-A0902的引脚CS：

片选信号，低电平有效；

RD：读信号端，高电平有效；

WR：

写信号端，低电平有效；

A0：寄存器选择端；

当A0=0时，选择命令寄存器；

当A0=1时，选择数据寄存器。

DB7~DB0：数据线。

RESET：

71DSP原理与应用第3章TMS320C54x的硬件设计3.

4.3

I/O的扩展应用1.显示器连接与驱动(2)连接图TMS320VC5402

DB7~0RSR/WIOSTRBA12

A13TCM-A0902DB7~DB0RESETRDWRCSA0≥18命令端口地址：

COMMP=CFFFH

数据端口地址：

DATAP=EFFFH

72DSP原理与应用第3章TMS320C54x的硬件设计3.

4.3

I/O的扩展应用2.键盘的连接与驱动

键盘作为常用的输入设备应用十分广泛。它是由若干个按键所组成的开关阵列，分为编码键盘和非编码键盘两种。

73DSP原理与应用第3章TMS320C54x的硬件设计2.键盘的连接与驱动

由于’C5402芯片的I/O资源有限，常用锁存器扩展成I/O口来组成非编码键盘。

常用的锁存器有74HC573。

逻辑符号：

OEVcc1D1Q2D2Q3D74HC5733Q4D4Q5D5Q6D6Q7D7Q8D8QGNDLE真值表：

输

入输

出OE

LE

DQL

H

HL

H

LL

L

XH

X

XHLQ0Z(1)锁存器74HC57374DSP原理与应用第3章TMS320C54x的硬件设计2.键盘的连接与驱动

连接图：(2)扩展键盘的组成TMS320VC5402

IOSTRBA14DB7~0A15ISHC573OEQ1Q2LEQ3Q4DBQ5HC573QBD1D2OED3

LE≥1VddVddGND≥175读键盘端口地址：RKEYP=7FFFH；写键盘端口地址：WKEYP=BFFFH。DSP原理与应用第3章TMS320C54x的硬件设计2.键盘的连接与驱动(3)工作原理

’C5402

IOSTRBA14DB7~0A15ISHC573OEQ1Q2LEQ3Q4DBQ5≥1HC573QBD1D2OED3

LE≥1VddVddGND

①

按键的识别

写端口输出，WKEYP=00000H；

读端口输入，读RKEYP。

判断RKEYP值。

如果RKEYP=111，则无按键按下；

如果RKEYP≠111，则有按键按下。

76DSP原理与应用第3章TMS320C54x的硬件设计(3)工作原理

’C5402

IOSTRBA14DB7~0A15ISHC573OEQ1Q2LEQ3Q4DBQ5≥1HC573QBD1D2OED3

LE≥1VddVddGND

①

按键的识别

②

行扫描确定按键的位置行扫描：依次给每行线输入0信号，检测所对应的列信号。

从WKEYP口依次输出行代码:11110—X0；11101—X1；

11011—X2；10111—X3；

01111—X4。由RKEYP口读入状态查询读入的数据，确定列代码。

110—Y0；101—Y1；011—Y2。

77DSP原理与应用第3章TMS320C54x的硬件设计(3)工作原理

’C5402

IOSTRBA14DB7~0A15ISHC573OEQ1Q2LEQ3Q4DBQ5≥1HC573QBD1D2OED3

LE≥1VddVddGND

①

按键的识别

②

行扫描确定按键的位置

③

按键防抖

检测到有按键按下后，延迟10~20ms，然后再进行行扫描。

④

确定键值

键值=[行码][列码]例如：确定X键的键值。X

X键的行代码X2=11011，列代码Y1=101，

X键码=X2Y1=11011101=DDH。

78DSP原理与应用第3章TMS320C54x的硬件设计3.4DSP存储器和I/O的扩展3.

4.4

综合扩展应用

扩展示意图

’C54x

AB15~0PSMSTRBR/

WDS

ISIOSTRBDB15~0

DATA

CS2DWECS1AOE

PGMADCS1CS2OE

I/O

CS1DCS2WEAOE

79DSP原理与应用第3章TMS320C54x的硬件设计’C5402存储器、显示器和键盘连接图’C5402DBRSR/WIOSTRBISABDSPSICSI64LV16I/O15~I/O0A15~A0WECEUBLBOE

TCM-A0902DB7~DB0RESETRDWRCSA0

≥1

HC573OEQ1Q2LEQ3Q4D[8:1]Q5

HC573Q[8:1]D1D2OED3

LE≥1≥1AT29LV1024I/O15~I/O0A15~A0WECEOE8

A12

A13

A14

A15

GND

GND

GND

GND

Vdd

8

8

80DSP原理与应用第3章TMS320C54x的硬件设计3.5DSP与A/D和D/A转换器的接口

在由DSP芯片组成的信号处理系统中，A/D和D/A转换器是非常重要的器件。

一个典型的实时信号处理系统如图。放大电路抗混叠滤波器A/D转换器DSP平滑滤波器D/A转换器存储器I/O口输入输出81DSP原理与应用第3章TMS320C54x的硬件设计3.5DSP与A/D和D/A转换器的接口

模拟信号的采集过程是将模拟信号转换成数字信号，从而进行数字信号的处理。将模拟信号转换成数字信号的器件称为A/D转换器，用ADC表示。它对数字信号处理系统的设计和技术指标的保证起着重要作用。基于不同的应用，可选用不同性能指标和价位的芯片。

3.

5.1

’C54x与A/D转换器的接口

82DSP原理与应用第3章TMS320C54x的硬件设计

对于A/D转换器的选择，主要考虑以下几方面的因素:3.

5.1

’C54x与A/D转换器的接口

●

转换精度●

转换时间●

器件价格83DSP原理与应用第3章TMS320C54x的硬件设计3.

5.1

’C54x与A/D转换器的接口

TLV1578是TI公司专门为DSP芯片配套制作的一种8通道10位并行A/D转换器。它将8通道输入多路选择器、高速10位ADC和并行接口组合在一起，构成10位数据采集系统。

器件包含两个片内控制寄存器(CR0和CR1)，通过双向并行端口可以控制通道选择、软件启动转换和掉电。1.

TLV1578模数转换器与DSP芯片的接口(1)

TLV1578模数转换器84DSP原理与应用第3章TMS320C54x的硬件设计(1)

TLV1578模数转换器

TLV1578的结构框图：

10位SAPA/D转换器三态锁存器输入寄存器及控制逻辑MUXAINCLKCSRDWRCSTARTAGNDDGNDAVDDDVDDREFPREFMINT/EOCD0D1D2D3D4D5D6D7D8/A0D9/A1MUXMOCH0CH1CH2CH3CH4CH5CH6CH7内部时钟85DSP原理与应用第3章TMS320C54x的硬件设计(1)

TLV1578模数转换器

②

控制寄存器

控制寄存器的格式：

CR000D7D6D5D4D3D2D1D0CR101D7D6D5D4D3D2D1D0转换方式时钟方式启动方式自测方式输出格式振荡器速度选择输入方式86DSP原理与应用第3章TMS320C54x的硬件设计(1)

TLV1578模数转换器自测试方式

TLV1578提供了三种自测试方式。通过控制寄存器CR1的D1和D0位来选择自测试方式。CR1.D1CR1.D0

所加的自测试电压

数字输出

0

0

正常工作，不进行自测试

正常数据输出

0

1

将VREFM作为基准输入电压加至A/D转换器

000H

1

0

将(VREFP-VREFM)/2作为基准输入电压加至A/D转换器

200H

1

1

将VREFP作为基准输入电压加至A/D转换器

3FFH

87DSP原理与应用第3章TMS320C54x的硬件设计(1)

TLV1578模数转换器【例3.5.1】TLV1578设置方式为：单通道输入、软件启动、采用内部时钟源、时钟设置为20MHz、二进制输出方式。试确定控制寄存器CR0和CR1的配置。

解：单通道输入：CR0.D3=0，CR1.D7=0；

软件启动：CR0.D7=1；

内部时钟源：CR0.D5=0；

时钟设置20MHz：CR1.D6=1；

二进制输出：CR1.D3=0。控制寄存器0：CR0=0010000000B=0080H；控制寄存器1：CR1=0101000000B=0140H。

88DSP原理与应用第3章TMS320C54x的硬件设计1.

TLV1578模数转换器与DSP芯片的接口(2)

TLV1578与TMS320VC5402芯片的接口

①

接口连接

设TLV1578采用内部时钟源，软件启动方式。TMS320VC5402

A15ISR/WXFD9~D0INT0≥1TLV1578CS

H0~CH7WR

REFPRD

REFMD9~D0

INT

CSTARTVREFP8路模拟输入89DSP原理与应用第3章TMS320C54x的硬件设计3.

5.1

’C54x与A/D转换器的接口

TLV2544是TI公司生产的一种高性能、低功耗、高速、12位四通道串行CMOS模数转换器，采用单电源工作，电压范围：2.7V~5.5V。

该器件为用户提供了三个输入端和一个三态输出端的串行端口，为微处理器SPI串行端口提供了方便的4线接口。

当与DSP芯片连接时，可用一个帧同步信号FS来控制一个串行数据帧的开始。

2.

TLV2544模数转换器与DSP芯片的接口(1)

TLV2544模数转换器90DSP原理与应用第3章TMS320C54x的硬件设计(1)

TLV2544模数转换器

①

TLV2544的内部结构低功耗12位SAPADCFIFO12bit×8控制逻辑时钟转换内部时钟OSCSCLKCSFSPWDNCSTARTGNDVCCREFPREFMEOC/INTMUXA4A3A2A1采样/保持S/H4/2V基准MUXCMR指令代码CFRSDISDO91DSP原理与应用第3章TMS320C54x的硬件设计2.

TLV2544模数转换器与DSP芯片的接口(2)

TLV2544与TMS320VC5402芯片的接口92TMS320VC5402

XFBDX0BDR0BCLKR0BCLKX0BIOBFSX0BFSR0TLV2544VccCS

CSTARTSDI

PWDNSDO

AIN

REFMSCLK

INTFSREFP4路模拟输入C10.1FC210FVccDSP原理与应用第3章TMS320C54x的硬件设计

TI公司为本公司生产的DSP芯片提供了多种配套的数模转换器，根据数字信号的传送形式不同，可分为并行和串行转换器。3.

5.2

’C54x与D/A转换器的接口

1.

D/A转换器

典型的器件：

TLV5619（并行）

TLV5616（串行）93DSP原理与应用第3章TMS320C54x的硬件设计

TLV5619是12位并行电压输出型D/A转换器，可与DSP芯片并行接口，主要包括：3.

5.2

’C54x与D/A转换器的接口

1.

D/A转换器(1)

TLV5619转换器

12位输入寄存器

12位DAC锁存器

12位电阻网络D/A转换器选择和控制逻辑基准输入缓冲放大器输出缓冲放大器94DSP原理与应用第3章TMS320C54x的硬件设计(1)

TLV5619转换器

①

TLV5619的内部结构12OUT12位D

A

C锁存器REFIN12位输入寄存器选择与控制逻辑D0D1D2D3D4D5D6D712位电阻网络D/A转换12D9D10D11D8CSWEPDLDAC×2+-95DSP原理与应用第3章TMS320C54x的硬件设计(1)

TLV5619转换器输出电压

TLV5619的输出电压：

VREF为基准电压；

CODE为数字输入值，其范围从0x000至0xFFF。

96DSP原理与应用第3章TMS320C54x的硬件设计

TLV5616是一个串行12位电压输出数模转换器,带有灵活的4线串行接口，可以无缝连接TMS320、SPI、QSPI等串行口。

TLV5616是基于电阻网络结构的12位单电源D/A转换器，器件由串行接口、数据锁存器、速度/掉电逻辑、基准输入缓冲器、电阻网络和轨到轨输出缓冲器等组成。

1.

D/A转换器(2)

TLV5616转换器

97DSP原理与应用第3章TMS320C54x的硬件设计(2)

TLV5616转换器

TLV5616的内部结构OUT串行输入寄存器REFIN16周期定时器12位电阻网络D/A转换×212SCLKCSFS+-12位数据锁存速度/掉电逻辑1214DIN298DSP原理与应用第3章TMS320C54x的硬件设计(2)

TLV5616转换器

数据格式

TLV5616的数据为16位，由控制位和DAC数据两部分组成，其格式如下：D15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0XSPD

PWR

XDAC数据

99DSP原理与应用第3章TMS320C54x的硬件设计2.

D/A转换器与DSP的接口(1)

TLV5619与’C5402芯片的接口连接

TMS320VC5402

A0A1A2...A7ISR/WD11~D0ABCG1

Y4G2G3

TLV5619CSWE

OUTD1