《数字集成电路基础》18 Bicmos

?数字集成电路根底?18Bicmos一、BJT的特点：优点垂直结构与输运时间相关的尺寸由工艺参数决定，与光刻尺寸关系不大易于获得高fT高速应用整个发射结上有电流流过可获得单位面积的大输出电流易于获得大电流大功率应用开态电压VBE与尺寸、工艺无关片间涨落小，可获得小的电压摆幅易于小信号应用模拟电路二、先进的双极工艺

双极型的一个重要特点是纵向尺寸无法跟横向尺寸成正比缩减，这使得双极工艺始终落后于MOS一到二代。 BJT最重要的是β和截止频率截止频率↑：Wb↓,寄生结电容↓β↑：发射区掺杂浓度/基区掺杂浓度↑注入效率↑

但是，基区掺杂浓度太低容易发生基区穿通，所以一般提高发射区掺杂浓度，但发射区浓度太高，杂质高度简并，会使Eg↓，少子复合↑，注入效率↓，β↓综合考虑，先进双极工艺有：

先进的隔离多晶硅发射极异质结BJT自对准结构(1)深沟隔离先刻沟槽，然后用SiO2或Poly-Si填平器件面积↓寄生电容↓集成度↑速度↑(2)多晶硅发射极在发射区上淀积多晶硅，给多晶硅掺杂，退火，使杂质扩散到单晶硅上形成发射区。β可增加3~7倍。数字电路中β不需要很大，但可以换取提高基区掺杂浓度，进而可减小基区宽度，fT↑，而基区穿通电压不下降，缓解了β和fT的矛盾。(3)异质结BJT发射区电流注入效率:所以要想方法使发射区材料的Eg>基区材料的Eg。采用外延基区技术，如外延SiGe合金作为基区，这就是异质结BJT(HBT)。用途：高频电路，如射频和微波器件(4)自对准BJT技术发射区与基区自对准，用一层绝缘侧墙将它们分开，不存在套刻的问题。有双层多晶硅自对准和单层多晶硅自对准。双层更好。

工艺：隔离完成后，刻掉有源区上的SiO2，淀积多晶硅，掺P型杂质，再长一层SiO2，刻发射区，刻去发射区上的SiO2和多晶硅。高温氧化使发射区窗口和多晶硅侧壁长一层SiO2〔多晶硅氧化较快，上面的氧化层较厚〕，干法刻蚀形成侧墙〔侧墙的厚度和质量非常重要〕。发射区注入并退火，淀积N型多晶硅作发射极。深沟隔离结合局部氧化(LOCOS)，双层多晶硅自对准技术联合应用的器件结构１．二类晶体管的差异①BJT的输出电流Ic为常数时的电压Vce≈0.3V,很小，而MOS管Ids接近常数时，电压Ｖgs-VT比Ｖce大得多；三、Bipolar与MOS的比较图一输出特性图二转移特性②BJT的输出电流随输入电压上升的变化快的多

对于BJT，

对于MOS,③BJT存在基极电流．２．二类IC的差异①双极型IC优势为：Ａ：在高速时对电容负载有较强的驱动能力；Ｂ：在恶劣的工作环境下比MOS具有更高的可靠性；Ｃ：模拟精度高．缺点为：Ａ：电荷存储效应使延迟增加；Ｂ：要求有输入〔基极〕电流，使形式复杂，如要用电阻．Ｃ：功耗大，限制了集成度．②MOSIC优势为：Ａ：功耗低；Ｂ：结构简单，集成度可显著增加。缺点为：Ａ：栅氧化层很薄，脉冲电压很容易损坏；Ｂ：电流驱动能力低，在驱动较大的电容负载，如时钟线，控制信号线等时，延迟较大。TTL具有中等的速度，门延迟小于1ns，可靠性高，由于功耗问题，一直被限制在LSI的水平．STTL中等速度，集成度高，功耗较低，可以达VLSI.ECL速度最快，门延迟小于100ps,功耗大，只能集成几千门．目前最快，用于高速中央主机．nMOS速度较快，门延迟小于１ns,尺寸小，适合VLSI，功耗比CMOS大，应用受到限制．CMOS速度较高，静态功耗为零，是VLSI的主流，随着尺寸的越来越小，速度越来越快，集成度受动态功耗的限制．

3.各类电路的特点各类电路优值比较：四、BiCMOS双极型电路具有带负载能力强，工作速度快(尤其是ECL电路速度最高)的长处，而CMOS门电路具有功耗低、抗干扰好(包括温度特性稳定性高)，集成密度大，价格廉价等优势。但电流驱动能力低。BiCMOS工艺是将双极与CMOS器件制作在同一芯片上，这样就结合了双极器件的高跨导、强驱动和CMOS器件高集成度、低功耗的优点，使它们互相取长补短、发挥各自优点，从而实现高速、高集成度、高性能的超大规模集成电路。BiCMOS的输入门电路采用CMOS工艺，其输出端采用双极型推拉式输出方式，既具有CMOS的优势，又具有双极型的长处，已成为集成门电路的新宠。

最早的BiCMOS是用CMOS做高集成度低功耗的局部，双极仅用来做I/O局部，后来将BJT也集成到逻辑门中．

特点：在CMOS反相器的根底上增加了R1,R2,T1,T2.工作原理：当Vin为0或者1时，没有电流流过两个电阻，Vbe1=Vbe2=0，T1，T2都截止。当Ｖo从０到１时，驱动CL的电流流过Ｒ１时，产生一个压降使T1导通，给ＣL提供附加的充电电流，因此比普通的CMOS速度更快．ＣL充满后，Ｖbe1下降，Ｔ1截止．ＣL放电时的情况可做类似分析．

五、BiCMOS反相器优点：①．此反相器静态功耗也为０；②．R1,R2,T1,T2的参加将增加２０％的面积，但由于驱动能力的增加，BiCMOS的实际集成度比CMOS有所增加．因为如果ＣL较大，Ｍ１和Ｍ２要做得很大，而BiCMOS中Ｍ１，Ｍ２可以做的较小；③扇出系数大，且速度快；④双极推挽器件隔开了CMOS和负载，不同的CMOS电路单位负载延迟一致；⑤Vbe比VT更容易精确控制，因此更容易得到良好的匹配对．

BiCMOS反相器电路其他的BiCMOS反相器六、BiCMOS门电路

(a)BiCMOS或非门(b)BiCMOS与非门

七、BiCMOS的外部特性1.BICMOS反相器和门电路的输入输出特性

BiCMOS门电路的输入特性与CMOS门电路完全相同，因为输入电路结构同CMOS电路。BiCMOS电路用双极型晶体管作为输出极，所以具有很强的带负载能力。ABT系列的BiCMOS缓冲/驱动器的NOH可达32。

BiCMOS反相器在ＵDD=5V时的电压传输特性

2、BiCMOS反相器的电压传输特性

空载时BiCMOS电路的传输延迟时间主要由电路内部的电容C决定，在小电容负载时，BiCMOS电路的开关特性比CMOS差，因为双极晶体管输出级的参加给电路增加了结电容并多了一级延迟。但当负载电容ＣＬ＞0.1pF后，传输延迟时间明显改善。BiCMOS电路的开关速度提高幅度较大，明显优于CMOS电路，而该电路的低电压性能仍不够理想。３、BICMOS门电路的传输延迟时间八、BiCMOS工艺由于拥有两种不同结构的器件，工艺间有差异，但是两种工艺不是机械的加在一起，很多工序是一起做的．BiCMOS工艺技术大致可以分为两类：以CMOS工艺为根底的BiCMOS工艺以双极工艺为根底的BiCMOS工艺一般来说，以CMOS工艺为根底的BiCMOS工艺对保证CMOS器件的性能比较有利，同样以双极工艺为根底的BiCMOS工艺对提高保证双极器件的性能有利。1、以P阱CMOS工艺为根底的BiCMOS工艺以P阱CMOS工艺为根底是指在标准的CMOS工艺流程中直接构造双极晶体管，或者通过添加少量的工艺步骤实现所需的双极晶体管结构。以下图为通过标准P阱CMOS工艺实现的NPN晶体管的剖面结构示意图。这种结构的缺点是：〔1〕由于NPN晶体管的基区在P阱中，所以基区的厚度太大，使得电流增益变小；〔2〕集电极的串联电阻很大，影响器件性能；〔3〕NPN管和PMOS管共衬底，使得NPN管只能接固定电位，从而限制了NPN管的使用。2、以N阱CMOS工艺为根底的BiCMOS工艺N阱CMOS-NPN体硅衬底结构剖面图优点：〔1〕工艺中添加了基区掺杂的工艺步骤，这样就形成了较薄的基区，提高了NPN晶体管的性能；〔2〕制作NPN管的N阱将NPN管与衬底自然隔开，这样就使得NPN晶体管的各极均可以根据需要进行电路连接，增加了NPN晶体管应用的灵活性。缺点：NPN管的集电极串联电阻还是太大，影响双极器件的驱动能力。

如果以P+-Si为衬底，并在N阱下设置N+隐埋层，然后进行P型外延，可使NPN管的集电极串联电阻减小56倍，还可以使CMOS器件的抗闩锁性能大大提高。改进：3、以双极工艺为根底的BiCMOS工艺〔1〕以CMOS工艺为根底的BiCMOS工艺中，影响BiCMOS电路性能的主要是双极型器件。显然，假设以双极工艺为根底，对提高双极型器件的性能是有利的。〔2〕这种结构克服了以P阱CMOS工艺为根底的BiCMOS结构的缺点，而且还可以用此工艺获得对高压、大电流很有用的纵向PNP管和LDMOS及VDMOS结构，以及在模拟电路中十分有用的I2L等器件结构。LDMOS：LaterallyDiffusedMetal