天津科技大学数字逻辑ppt-数字6

本章教学重点：时序逻辑电路的分析方法和设计方法SequentialLogicCircuit第六章时序逻辑电路第六章时序逻辑电路一、定义（特点）6.1概述任意时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路原来的状态，即与以前的输入有关。具备这种逻辑功能特点的电路叫时序逻辑电路二、时序逻辑电路的组成时序电路输入内部输入存储电路输入存储电路输出激励或驱动内部输出时序电路输出时序电路包含有组合电路和存储电路，存储电路必不可少

,存储电路的输出状态必须反馈到组合电路的输入端，与输入信号一起决定电路的输出。状态Yi=Fi[X,Q]Zk=Gk[X,Q]Ql*=Hl[Z,Q]输出方程驱动方程状态方程描述各信号之间逻辑关系的方程：三、时序逻辑电路的分类1.按时钟信号分类：（1）同步时序电路：所有触发器状态的改变受同一个时钟脉冲控制，即电路在统一时钟控制下，同步改变状态。（2）异步时序电路：无统一的时钟脉冲使整个系统的工作同步。2.根据输出信号的特点分类：（1）

米利(Mealy)型时序电路：（2）穆尔(Moore)型时序电路：输出信号取决于输入变量和存储电路的状态输出信号仅取决于存储电路的状态6.2同步时序电路的分析方法

ClockedSynchronousCircuitAnalysisMethods一、同步时序电路的分析分析一个时序电路，就是要找出给定时序电路的逻辑功能。具体说，就是要求找出电路的状态和输出的状态在输入变量和时钟作用下的变化规律。同步时序电路的分析步骤：1.由电路图写出输出方程和驱动方程(组)2.把驱动方程(组)代入相应触发器的特性方程，得出每个触发器的状态方程3.将任何一组输入变量及电路现态的取值代入状态方程(组)和输出方程，可算出电路的次态和现态下的输出值，从而得到完整的状态转换表4.将状态转换表转化为状态转换图通过状态转换表或状态转换图确定电路的逻辑功能6.如有需要，还要画出电路的时序图例：试分析下图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。二、同步时序电路的分析举例：1.Moore型时序电路解：①由电路图写出输出方程和驱动方程(组)输出方程:Y=Q3解：①由电路图写出输出方程和驱动方程(组)输出方程:Y=Q3驱动方程：J1=K1=Q3’J2=K2=Q1J3=Q1Q2K3=Q3②得状态方程(组)JK:Q*=JQ’+K’Q输出方程:Y=Q3驱动方程：J1=K1=Q3’J2=K2=Q1J3=Q1Q2K3=Q3②得状态方程(组)JK:Q*=JQ’+K’QQ1*=Q3’Q1’+Q3Q1=Q3☉Q1Q2*=Q1Q2’

+Q1’Q2=Q1⊕Q2Q3*=Q1Q2Q3’

+Q3’Q3=Q1Q2Q3’③得出完整的状态转换表设电路初态为Q3Q2Q1=000CLK顺序Q3Q2Q1Y012345010101000010000100110000110000101110101100101011110010④得出状态转换图CLK顺序Q3Q2Q1Y012345000001010011100000000010011010111001110010100111100110Q3Q2Q1/Y000001010011100101110111/0/0/0/0/1/1/1/1⑤确定电路的逻辑功能该电路是一个五进制计数器，Y端的输出是进位脉冲该电路能自启动

⑥画出电路的时序图Y=AQ1’Q22.Mealy型时序电路例：试分析下图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。A为输入变量。解：①由电路图写出输出方程和驱动方程(组)驱动方程：D1=AQ2’输出方程:D2=A(Q1’Q2’)’=A(Q1+Q2)②得状态方程(组)D:Q*=DQ1*=AQ2’Q2*=A(Q1+Q2)③得状态转换表A/YQ2Q1Q2*Q1*000101101100/000/000/000/001/011/010/110/0④得状态转换图Q2Q1A/Y001/0011/0111/0101/10/00/00/00/0Y=AQ1’Q2驱动方程：D1=AQ2’输出方程:D2=A(Q1’Q2’)’=A(Q1+Q2)A/YQ2Q1Q2*Q1*000101101100/000/000/000/001/011/010/110/0④得状态转换图Q2Q1A/Y⑤确定电路的逻辑功能该电路是一个串行数据检测器，当连续输入三个或三个以上的“1”时，输出Y为“1”。001/0011/0111/0101/10/00/00/00/0异步时序电路6.3若干常用的时序电路6.3.1寄存器Registers用于暂时存放二进制代码的逻辑器件称为寄存器寄存器按功能分为并行寄存器和移位寄存器①并行寄存器(锁存器)

：②移位寄存器：在脉冲作用下，只能实现数据的并行接收，存储和传送。既能存储代码又能使代码移动的电路。

74HC175逻辑图½74LS75逻辑图一、并行寄存器二、移位寄存器移位脉冲串行输入串行输出并行输出CP的顺序输入DIQ0Q1Q2Q30123400000110000010011101011011000010101101101寄存器里存储的代码能在移位脉冲的作用下依次右移右移位寄存器

移位寄存器除了具有存储代码的功能外，还能实现数据的串行和并行之间的转换器件实例：74LS194，左/右移，并行输入，

保持，异步置零等功能¼74LS194A逻辑图四位双向移位寄存器Di’Qi*=(S1’S0)Qi-1+(S1S0)Di+(S1S0’)Qi+1+(S1’S0’)

Qi右移位输入端左移位输入端RD’S1S0Qi*功能××0清零001Qi保持Qi-1右移74LS194A

功能表0011011Qi+1左移Di并行输入74LS194A逻辑框图例：用两片74LS194A扩展成一个八位双向移位寄存器CLKS1S0并行数据输入并行数据输出右移串行输入左移串行输入RD’例：分析下图电路的逻辑功能，并指出t4时刻以后输出Y与两组并行输入的二进制数M、N在数值上的关系。假定M、N的状态始终不变。数据输入右移M右移M右移t1时刻：Y=M+Nt2时刻：Y=2M+2Nt3时刻：Y=4M+2Nt4时刻：Y=8M+2N6.3.2计数器Counters计数器的定义：能够实现对脉冲计数的电路。计数器上是一个多稳态的时序逻辑电路，利用其相应的稳态实现对输入脉冲个数的记忆。计数器所具有的稳态数称为计数器的模或称为计数容量。几乎所有较为复杂的数字设备都要用到计数器。计数器的功能计数器除了用于计数外，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行字运算等。计数器的分类：1.按触发器动作分类：同步计数器（并行计数器）Ripplecounters异步计数器（串行计数器）Synchronouscounters2.按数字增减分类：加法计数器：减法计数器：可逆计数器：3.按数字编码方式分类：二进制计数器、二—十进制计数器、循环码计数器当时钟脉冲输入时,触发器的翻转是同时发生的。触发器的翻转有先有后随计数脉冲的不断输入而作递增计数随计数脉冲的不断输入而作递减计数可递增又可递减1.同步二进制计数器一、同步计数器同步二进制加法计数器11011+1110、0、1在一个多位二进制数的末尾加1时，若其中第i位以下各位皆为1时，则第i位应改变状态。若用T触发器构成计数器，则第i

位的输入端应为Ti=Qi-1Qi-2······

Q1Q0T0=1驱动方程：T0=1T1=Q0T2=Q0Q1T3=Q0Q1Q2输出方程:C=Q0Q1Q2Q3Q*=TQ’+T’QQ2*=Q0Q1Q2’+(Q0Q1)’Q2Q3*=Q0Q1Q2Q3’

+(Q0Q1Q2)’Q3CLK顺序电路状态等效十进制数CQ3Q2Q1Q0012345678910111213141516000000010010001101000101011001111000100110101011110011011110111100000123456789101112131415000000000000000010状态方程Q0*=Q0’Q1*=Q0Q1’

+Q0’Q1计数器也叫分频器4位同步二进制计数器74161逻辑图

Ki=(LD·Di)’·[LD+(EP·ET)·Qi-1·Qi-2···Q0]若LD’=0即LD=1，

Ji=(LD·(LD·Di)’)’·[LD+(EP·ET)·Qi-1·Qi-2···Q0]

Ki=Di’

Ji=DiQi*=Di当RD’=0时，Qi*=0当RD’=1时，清零预置数同步当RD’=LD’=1时，74LS161

功能表

Ki=(LD·Di)’·[LD+(EP·ET)·Qi-1·Qi-2···Q0]

Ji=(LD·(LD·Di)’)’·[LD+(EP·ET)·Qi-1·Qi-2···Q0]

Ki=(EP·ET)·Qi-1·Qi-2···Q0

Ji=(EP·ET)·Qi-1·Qi-2···Q0RD’功能EP

ETLD’CLKC=ET·Q0·Q1·Q2·Q3

清零保持01计数保持(C=0)1××××00××预置数11×011×当EP=ET=1时，

Ki=Qi-1·Qi-2···Q0

Ji=Qi-1·Qi-2···Q0即Ti=Qi-1·Qi-2···Q0同步二进制减法计数器10100–1101、1、0在一个多位二进制数的末尾减1时，若其中第i

位以下各位皆为0时，则第i

位应改变状态；若用T触发器构成计数器，则第i

位的输入端应为Ti=Qi-1’Qi-2’······

Q1’Q0’T0=1只要第i

位以下有一位是1，则第i

位保持原态。CLK顺序电路状态等效十进制数BQ3Q2Q1Q00123456789101112131415160000111111101101110010111010100110000111011001010100001100100001

00000151413121110987654321010000000000000000同步二进制加/减法计数器单时钟同步十六进制加/减计数器74LS191SD’=(Di

·LD)’RD’=((Di·LD)’·LD)’当LD’=0即LD=1时SD’=Di’

RD’=Di异步预置数当LD’=1即LD=0时SD’=1

RD’=1预置数无效1000若S’=1Ti=0保持T0=1T1=(U’/D)’Q0+(U’/D)Q0’T2=(U’/D)’(Q0Q1)+(U’/D)(Q0’Q1’)T3=(U’/D)’(Q0Q1Q2)+(U’/D)(Q0’Q1’Q2’)1×S’保持×1×预置数×0×功能U’/DLD’CLKI74LS191

功能表0101加计数减计数双时钟同步十六进制可逆计数器74LS1932、同步十进制计数器同步十进制加法计数器CLK顺序电路状态等效十进制数CQ3Q2Q1Q001234567891000000001001000110100010101100111100010010000012345678900000000001001210101011011010116010012110011010100121340100121110111100101415201074160功能同74161十进制二进制同步十进制减法计数器CLK顺序电路状态等效十进制数BQ3Q2Q1Q00123456789100000100110000111011001010100001100100001000009876543210100000000000123456111111101101110010111010100115141312111090000000将十进制加法计数器和减法计数器合并组成单时钟同步十进制加/减计数器74LS190。其功能同74LS191。1.异步二进制计数器二、异步计数器异步二进制加法计数器tpdCLK1tpdtpdCLK2000100010110001101011111000异步二进制减法计数器2、异步十进制计数器000010000100110000101010011011100001100100000101000000二–五–十进制异步计数器74LS290当S91=S92=1时若从CLK0输入计数脉冲，计数器被置9当R01=R02=1时，计数器被清零当置9和清零都无效时,Q0输出,二进制计数器若从CLK1输入计数脉冲,Q3Q2Q1输出,五进制计数器若从CLK0输入计数脉冲,CLK1接Q0,Q3Q2Q1Q0输出十进制计数器三、任意进制计数器的构成方法N进制计数器M进制计数器1、M<N的情况状态跳越：复位法和置位法复位法MRD’=010进制6进制1CLK计数输入1Y进位输出0000000100100011010001010111/0/0/0/0/10110/1/1/1/110001001/0/010101011/0/01100110111111110/1/1/1/1置位法MLD’=010进制6进制1CLK计数输入1Y进位输出N-M个状态

同步LD’=0

异步1CLK计数输入1Y进位输出11CLK计数输入1Y进位输出12、M>N的情况a.M为合数，M=N1×N2用74160构成100进制计数器1CLK计数输入11Y并行进位方式1CLK计数输入11Y1串行进位方式M=56=N1×N2=7×8用74160构成56进制计数器1CLK计数输入11Y11b.M为质数用74160构成83进制计数器1CLK11Y整体复位方式1CLK11Y整体置位方式11四、移位寄存器型计数器1、环型计数器有效循环无效循环2、扭环行计数器P0’P1’P2’P3’P4’P5’P6’P7’顺

序

脉

冲

发

生

器序列脉冲发生器发生的序列：000101116.3同步时序电路的设计方法

ClockedSynchronousCircuitDesignMethods一、同步时序电路的设计原则：最简原则1.SSI:用小规模集成电路即触发器和门电路实现2.MSI:用中规模集成电路实现:所用器件数量最少，器件种类最少，器件之间的相互连线最少。二、同步时序电路的设计步骤：2.将电路的状态顺序编号，画出电路的状态转换表或状态转换图。1.进行逻辑抽象。确定输入、输出变量并赋值；确定电路的状态数并定义每个状态的含义。等价状态：若电路的两个状态在相同的输入下转换到同一个次态，且输出相同，则这两个状态叫等价状态。4.选定触发器的数目n，进行状态分配。状态数M5.选定触发器的类型，求出电路的状态方程、输出方程和驱动方程(组)2n≥≥2n-16.画出电路的逻辑图7.检验电路的功能以及能否自启动3.合并等价状态，进行状态化简。例：试设计一个带有进位输出端的十三进制计数器。解：

进行逻辑抽象无输入逻辑变量，进位输出变量设为C确定电路的状态数有十三个，分别用S0、S1、…S12表示规定当有进位时C=1，无进位时C=0得状态转换图S0

S1

S2

S3

S4

S5

S6S7

S8

S9

S10

S11

S12

/0/0/0/0/0/0/0/0/0/0/0/0/1状态化简状态分配2n≥M≥2n-1取n=4状态分配：状态分配：取自然二进制数的0000～1100作为S0～

S12的编码得到状态编码表状态变化顺序状态编码输出C等效十进制数Q3Q2Q1Q0S0S1S2S3S4S5S6S7S8S9S10S11S12001101000101011001111000100110101011110000000001001000000000000034567891011121012S00000005.求出电路的状态方程、输出方程和驱动方程(组)先求出次态逻辑函数和输出的卡诺图状态编码表：状态变化顺序状态编码输出C等效十进制数Q3Q2Q1Q0S0S1S2S3S4S5S6S7S8S9S10S11S12001101000101011001111000100110101011110000000001001000000000000034567891011121012S0000000先求出次态逻辑函数和输出的卡诺图Q3Q2Q1Q00001111000011110Q3*Q2*Q1*Q0*

/C0001/00010/00100/00011/00101/00110/01000/00111/00000/11001/01010/01100/01011/0XXXX/XXXXX/XXXXX/XQ3Q2Q1Q00001111000011110Q3*Q2*Q1*Q0*

/C0001/00010/00100/00011/00101/00110/01000/00111/00000/11001/01010/01100/01011/0XXXX/XXXXX/XXXXX/X0001111000011110Q3Q2Q1Q0Q3*000000100XXX11110001111000011110Q3Q2Q1