存储器系统综述

3.1存储器系统综述3.2半导体随机读写存储器（RAM）3.3半导体只读存储器（ROM）3.4主存储器的组成与控制3.5高速缓冲存储器3.6虚拟存储器第三章存储器系统3.1存储器系统综述一、存储系统的分类二、存储系统的层次结构三、主存储器的组织四、主存储器的主要技术指标以运算器为中心的硬件结构主存储器控制器运算器输入设备输出设备程序和数据程序和数据主机CPU数据流指令流运算器存储器设备输入输出设备以存储器为中心的结构程序、数据结果数据、指令控制信号CPU控制器存储器在计算机中存放程序和数据。在现代计算机中处于全机的中心地位。存放当前正在运行的程序和数据。实现主存与I/O设备之间的信息传送。在多处理机系统中，存放共享数据。设计一个容量大、速度快、成本低的存储系统是计算机发展的一个重要课题。一、存储系统的分类磁芯存储器磁芯是使用硬磁材料做成的环状元件，在磁心中穿有驱动线（通电流）和读出线，这样便可以进行读写操作。体积庞大、工艺复杂且功耗大，已弃用。半导体存储器存储元件由半导体器件组成，存储器用超大规模集成电路工业制成芯片优点：体积小，功耗低，存取时间短缺点：存储容量相对较小，单位存储成本较高。双极型（TTL）半导体存储器和MOS半导体存储器。后者集成度高且制造简单、成本低廉、功耗小，目前广泛应用。1.按存储介质分类磁表面存储器在金属或塑料基体的表面涂上一层磁性材料作为记录介质。按载磁体形状的不同，分为磁盘、磁带和磁鼓。光盘存储器光盘存储器是应用激光在记录介质（如磁光材料等）上进行读写的存储器，具有非易失性的特点。光盘记录密度高、耐用性好、可靠性高和可互换性强等优良特点。钻孔纸带(1)存取时间与物理地址无关（随机访问）顺序存取存储器磁带2.按存取方式分类(2)存取时间与物理地址有关（串行访问）随机存储器只读存储器直接存取存储器磁盘在程序的执行过程中

可读

可写在程序的执行过程中

只读二、存储系统的层次结构存储器的三个重要指标是：存储容量存取速度价格对其要求是：尽可能快的读写速度，尽可能大的存储容量，尽可能低的成本费用。寄存器CACHE主存储器硬盘磁带光盘容量小容量大速度快速度慢各类存储器按速度、容量、价格的分层情况价格高(每位)价格低结论：采用单一的存储模式很难满足速度快、容量大、价格低的要求！

如何解决???根据以上存储器的分层情况，如何将它们组织成一个存储系统呢？为解决主存速度与CPU不匹配的问题，借助于硬件在二者之间增加了——CACHE。为解决主存容量不足的问题，借助于软硬件在高速硬盘上开辟了——虚拟存储空间。构成了一个统一管理、统一调度，并且对用户来说透明的一体化的存储器系统，即三级结构的存储器系统！存储层次CPU对第二级的

访问方式比较项目目的存储管理实现访问速度的比值

(第一级和第二级)典型的块(页)大小失效时CPU是否切换“Cache－主存”层次“主存－辅存”层次为了弥补主存速度的不足为了弥补主存容量的不足主要由专用硬件实现由硬件和软件实现几比一几百比一几十个字节几百到几千个字节可直接访问均通过第一级不切换切换到其他进程“Cache－主存”与“主存－辅存”层次的区别CPUCACHEDISC高速缓冲存储器主存储器虚拟存储器容量小，速度快容量、速度适中容量大，速度慢MEMORY采用三级存储的体系结构!10ns20ns200nsms

1.若能使CPU大部分时间访问高速缓存CACHE速度最快；

2.仅在从缓存中读不到数据时才去读主存，速度略慢但容量较大；

3.当从主存中还读不到时才去成批量读虚存，速度很慢容量极大。

这就很好地同时解决了对速度、容量、成本三个方面的需求。

为什么这个方案是可行的？访存的局部性原理局部性原理表现在：时间上和空间上在一小段时间内，最近被访问过的存储单元很可能再次被访问。在空间上，被访问的存储单元往往集中在一小片连续存储区。因此：可以把程序和数据合理地分配在不同存储介质中。Pentium微机Cache结构简介L3CACHEL1指令CacheL1数据CacheL2CacheCPU核心电路CPU封装主存读/写控制信号读/写的数据主存地址MDRMARCPU地址寄存器地址译码器读写控制电路记忆单元····· 0110100110101010存储内容00001000000001000011001001111011111·······存储单元地址MM控制线数据线(64位)地址线(36位)

存储器芯片封装了驱动器、译码器、读写电路等。而MAR和MDR则制作在CPU芯片中。主存和CPU的连接三、主存储器的组织主存通常由存储体、地址译码驱动电路、I/O和读写电路组成。1.主存储器的基本结构存储体驱动器译码器MAR控制电路读写电路MDR地址总线数据总线读写……………

位是二进制数的最基本单位，也是存储器存储信息的最小单位。当一个二进制数作为一个整体存入或取出时，这个数称为存储字。存放存储字或存储字节的主存空间称为存储单元或主存单元，大量存储单元的集合构成一个存储体。2.主存储器的存储单元

为了区别存储体中的各个存储单元，必须将它们逐一编号。存储单元的编号称为地址，地址和存储单元之间有一对一的对应关系。所以,存储单元是CPU访问存储器的最小单位。每个存储单元可以是一个字,也可以是一个字节。

高位字节地址为字地址

低位字节地址为字地址字地址字节地址11109876543210840字节地址字地址452301420小端方案大端方案多字节的数据可以有二种不同的存储方式:IBM370机是字长为32位的计算机，主存按字节编址。PDP-11机是字长为16位的计算机，主存也按字节编址。3.数据在主存中的存放在采用字节编址的情况下，数据在主存储器中的3种不同存放方法。设存储字长为64位（8个字节），即一个存取周期最多能够从主存读或写64位数据。读写的数据有4种不同长度，它们分别是字节（8位）、半字（16位）、单字（32位）和双字（64位）。请注意：此例中数据字长（32位）不等于存储字长（64位）。字节半字单字双字存储字64位（8个字节）（1）不浪费存储器资源的存放方法现有一批数据，它们依次为：字节、半字、双字、单字、半字、单字、字节、单字。4种不同长度的数据一个紧接着一个存放。优点是不浪费宝贵的主存资源，但存在的问题是：当访问的一个双字、单字或半字跨越两个存储单元时，存储器的工作速度降低了一半，而且读写控制比较复杂。（2）从存储字的起始位置开始存放存储字64位（8个字节）优点是：无论访问一个字节、半字、单字或双字都可以在一个存储周期内完成，读写数据的控制比较简单。缺点是：浪费了宝贵的存储器资源。存储字64位（8个字节）0181624329172533210183111941220513216142271523263427283635293730313938（3）边界对齐的数据存放方法

此方法规定，双字地址的最末3个二进制位必须为000，单字地址的最末两位必须为00，半字地址的最末一位必须为0。它能够保证无论访问双字、单字、半字或字节，都在一个存取周期内完成，尽管存储器资源仍然有浪费。某机字32位,主存储器按字节编址,现在4种不同长度的数据(字节、半字、单字、双字），请采用一种既节省存储空间，又能保证任何长度的数据都在单个存取周期内完成读写的方法，将一批数据顺序地存入主存，画出主存中数据的存放示意图。

这批数据一共有11个，它们依次为字节、半字、双字、单字、字节、半字、半字、字节、单字、字节、

双字。解:边界对齐是的存放方法。存储字64位（8个字节）0181624329172533210183111941220513216142271523263427283635293730313938举例:

1.存储容量：字（字节）字节（Byte）：最常用的基本单位K字节 1K=1024ByteM（兆）字节 1M=1024KBG（吉）字节 1G=1024MBT（太）字节 1T=1024GBb7b6b5b4b3b2b1b010010101位（Bit）：度量数据的最小单位四、主存储器的主要技术指标访问时间TA—是指从向存储器发出命令，到从存储器读出信息所需的时间。访问周期TM—是指连续两次访问存储器的最小时间间隔。通常：TM＞TA。存储器带宽BM—是指连续访问时，存储器每秒钟所能提供的数据传送速率。其单位为：字节/秒、字/秒、位/秒。

2.存储速度：有三个指标3.2半导体随机存取存储器(RAM)RAMROM双极型MOS型静态RAM（SRAM）动态RAM（DRAM）MROMPROM（Programmable)EPROM(Erasable)EEPROM(ElectricallyErasable)FLASHTTL结构ECL结构半导体存储器用作BIOS存储器?图形卡、硬盘控制器?用作Cache存储器?用作主存储器?

主存储器是整个存储系统的核心，由RAM和ROM构成,并且是二者缺一不可。

RAM用来存放供用户随机读写的用户程序和数据，也可以作为系统程序的工作区，ROM用来存放系统程序。

本节从最基本的存储电路开始，分别介绍RAM和ROM的不同类型存储电路、工作原理、和各自所具有的特点,以及相应存储芯片的外特性。1.RAM的存储元电路可以存放一个二进制位的电路被称为存储元，它是构成存储器的最小信息单位。⑴SRAM存储元电路X选择线T1T2T3T4T5T6T7T8VCCI/OY选择线ABI/OT1~T4T5T6T7T8A´A写放大器写放大器DIN写选择读选择DOUT读放位线A位线A´列地址选择行地址选择A´T1

~T4T5T6T7T8A写放大器写放大器DIN写选择读选择读放位线A位线A´列地址选择行地址选择DOUT

①静态RAM基本电路的读

操作行选

T5、T6开T7、T8开列选读放DOUTVAT6T8DOUTT1~T4T5T6T7T8A´ADIN位线A位线A´列地址选择行地址选择写放写放读放DOUT写选择读选择

②静态RAM基本电路的写

操作行选T5、T6开两个写放DIN列选T7、T8开（左）

反相T5A´（右）

T8T6ADINDINT7T1、T2

构成双稳态电路。一个导通另一个必然截止。T3、T4

称为负载管，其作用相当于电阻。电源V

cc通过它们为T1、T2供电。维持双稳态电路中的信息不变，静态存储器由此而得名。只有当电源断电，T1与T2的状态才不存在，即原存的信息消失。T5、T6、T7、T8

均为选择管。当需对存储元读写操作时，它们均为导通状态。

SRAM的存取速度快，但集成度低，功耗也较大，所以一般用来组成高速缓冲存储器和小容量主存系统。

SRAM是用双稳态触发器结构记忆信息的。结论:⑵DRAM存储元电路CS位线字线--++柵极T源极漏极通过电容CS

有无存电荷区分信号0、1数据线CT字线01无电流有电流读出时数据线有电流为“1”读出时数据线无电流为“0”DRAM的两个问题读出重写：读操作时，CS的放电过程会引起信息的丢失，称为破坏性读出。因此必须有一个重写操作。而在写回操作未完成时，不能开始下一次的读操作。2)定时刷新：由于CS的值很小，又因电容的电荷泄漏需要定时对CS进行充电，以补充电荷，通常间隔2ms。动态存储器也由此而得名。刷新的概念：

刷新过程的实质是将原有信息读出，再由刷新放大器形成原信息并重新写入的过程。刷新一次的时间等于一次读写操作的时间。注意：刷新和重写（再生）是两个完全不同的概念，切不可加以混淆。①重写是随机的，某个存储单元只有在破坏性读出之后才需要重写；而刷新是定时的，即使许多记忆单元长期未被访问，若不及时补充电荷的话，信息也会丢失。②重写一般是按存储单元进行的，而刷新通常以存储体矩阵中的一行为单位进行的。刷新是由刷新计数器提供行地址。

2.动态存储器的刷新方式刷新周期(2ms)刷新时间读写操作时间刷新时间=存储矩阵行数×存储周期假设存取周期为500ns(0.5us),则在2ms内共可以安排4000个存取周期。012387038713873387239990读/写或维持刷新读/写CtCtCtCCttCttCCt011273872周期刷新行号128周期（64微秒）（1936微秒）（2毫秒）刷新间隔序号或维持周期停止内存读写操作，逐行将所有各行刷新一遍.集中式刷新方式优点：读写操作不受刷新操作的影响，因此，系统的存取速度比较快。缺点：在集中式刷新期间CPU必须停止读写，这一段时间称为“死区”，而且存储容量越大，死区就越长！分散式刷新方式每一次内存读写后，刷新一行，各行轮流进行。或在规定的期间内，如2ms能轮流把所有各行刷新一遍。

这种方式增加了系统的存取时间，假定存储周期为500ns,就要再增加500ns用于刷新。另外是刷新过于频繁，没有利用最大的刷新周期。异步式刷新方式相邻两行的刷新间隔=2ms÷行数将刷新操作平均分配到整个刷新间隔时间内进行。异步刷新方式可避免CPU连续长时间的等待，其用于刷新总的时间开销和集中式刷新一样。是一种比较实用的刷新方式。将刷新安排在指令译码阶段，不会出现“死区”。3.RAM存储芯片的基本结构

1)存储芯片的容量：由大量的存储元组成。对于厂商多用于总的位容量来进行描述，例256Mb。但对于用户，一般用A×B来描述。

A：为芯片字的个数

B：为芯片字的位数例：1024×41024×12048×12048×8地址译码器存储矩阵读写电路……A0A1A11R/WCSD0Di2）SRAM的基本结构存储矩阵地址译码器和读写电路地址读写控制信号片选信号输入输出信号存储芯片片选线的作用：用16K×1位的存储芯片组成64K×8位的存储器

32片当地址为65535时，此8片的片选有效

8片16K×1位

8片16K×1位

8片16K×1位

8片16K×1位3)芯片引脚安排地址线：与芯片字数有关，按芯片字编址.数据线：与芯片字位数有关。控制线WE：读/写控制

CS：片选控制电源线：1条接地线：1条例：某静态RAM芯片，为16K×8位问该芯片引脚的最小数目应为多少？分析：

16K，地址线应为14条

8位，数据线应为 8条

CS控制线 1条

WE控制线 1条 电源线 1条 地线 1条所以，该芯片引脚的最少数目为：26条

由于DRAM芯片集成度高，容量大，为了减少芯片引脚数量，DRAM芯片把地址线分成相等的两部分，分两次从相同的引脚送入。两次输入的地址分别称为行地址和列地址，行地址由行地址选通信号送入存储芯片，列地址由列地址选通信号送入存储芯片。由于采用了地址复用技术，因此，DRAM芯片每增加一条地址线，实际上是增加了两位地址，也即增加了4倍的容量。

4)动态RAM芯片结构对1024×4的一维译码地址译码电路A9～A0

……011023存储元……5）地址译码方式（单译码双译码）0,015,015,70,7

读/写控制电路

地址译码器

字线015…………16×8矩阵…………07D07D位线读/写选通A3A2A1A0……00000……07……D07D

当n较大时，译码电路变得复杂，电路的开销很大，使得存储器的成本迅速上升，性能下降。例如：1024个选通信号需要1024个10输入的与门（或与非门）。所以单译码只适合小容量的存储器。单译码的缺点：对2048×1的双译码X地址译码器Y

地址译码器A0A1A2A3A4A5A6A7A8A9A100163031：：………：：字选线列选线A3A2A1A0A40,310,031,031,31

Y地址译码器

X地址译码器

32×32

矩阵……A9I/OA8A7A56AY0Y31X0X31D读/写……00000000000,031,00,31……I/OD0,0读二维地址译码：对2048个芯片字将11根地址线分成两组，配一个5-32线译码器和一个6-64线译码器。两个译码器的有效输出的交点共同选择一个基本存储单元。优点：选择线减少，译码电路的开销大大减小！例：Intel2114是1K×4位的SRAM，地址线10位，数据线４位。采用二维译码方式。

4096个存储元排成64×64的矩阵，

10位地址线中的6位用于行译码，产生64个行选择信号；另外4位用于列译码，产生16个列选择信号。但每个列选择信号同时选中4个存储元。4.静态MOS存储器SRAM芯片举例0行1行64×16×463行0列15列………………………2114结构图行译码列译码读写控制64×16×4（1K×4）数据缓冲A0～A5A6～A9OECSWED7～D0存储矩阵

2114SRAM芯片引脚图GNDCSA6A5A4A3A0A1A2WEI/O4VCCA7A8A9I/O3I/O2I/O11234567891817161514131211102114数据总线

2114的读周期时序地址CSWE数据总线读出数据tRCAttOTDtCX读周期读出时间片选到输出有效片选无效到输出三态2114的写周期时序CSWE数据总线tWCWttDHtWX地址写入数据片选无效到输入保持片选到输入有效写入时间写周期例：Intel2116

是16K×1位的DRAM芯片

14条地址线，采用了地址复用技术，将地址线分成二组，每组7位，分别为行地址和列地址。用行地址选择信号RAS和列地址选择信号CAS分时输入，可使地址引脚减少一半。数据线采用两根：Din、Dout

存储元排成128×128矩阵。用行选择信号兼作为片选信号。5.动态MOS随机存储器DRAM芯片举例64条选择线A译码器32X128存储元128读出放大器32X128存储元128条列选择线译码器和I/O门64条选择线译码器32X128存储元32X128存储元128读出放大器7位地址锁存器（行）（列）7位地址锁存器RAS0A6锁存输出与缓冲双向数据总线发生器（1）时钟CAS发生器（2）时钟锁存器数据输入锁存器写信号WEDOUTINDI/OI/O动态RAM的读写时序图：静态和动态存储器芯片特性

SRAM DRAM存储信息

触发器

电容

破坏性读出

非

是需要刷新

不要

需要

送行列地址

同时送

分两次送运行速度

快

慢集成度

低

高发热量

大

小存储成本

高

低

64K1的动态存储器芯片必要的引脚有哪些？它应采用多少引线的封装？

思考题6.内存条内存条实际上是由多个存储芯片构成的存储体，它们被安装在一个条状印刷电路板上，可以方便地插在主板的内存插槽中。常见的内存条有以下几种SIMM(单边接触型内存模组) 30线(数据位宽8位) 72线(数据位宽32位)DIMM(双边接触型内存模组) 168线(数据位宽64位) 184线(数据位宽64位)

线数：指内存条连接引脚的数量。位宽：指该内存条并行传送数据的位数。802868038680486Pentium1234

FPMFPMEDO

SDRAM

SDRAM

DDRDDRDRAMDRAMDRAM

SDRAMSDRAM60～8060～8050～60≤106～7≤5≤4各档微机使用的DRAM类型及性能快页式动态随机存储器扩展数据输出动态随机存储器同步动态随机存储器双倍数据率同步动态随机存储器586主板、安装72线EDODRAMPENTIUM2、3主板、安装168线SDRAMRAMBUSDRAMDDRSDRAMPENTIUM4主板、安装184线内存条几种新型的RAM技术及芯片类型1．ECCRAM2．EDORAM和突发模式RAM3．同步RAM（SynchronousRAM，简称SDRAM）4．高速缓冲存储器RAM5．RAMBUS内存6．DDR

SDRAM7．VirtualChannelMemory（VCM）8．SLDRAM（Synchnonous

Link

DRAM）1．ECCRAMECCRAM可以自动纠错的RAM2.EDORAM和突发模式RAMEDO技术是在当前读写周期中就启动下一个读写周期，比普通DRAM的读写速度可提高30%。突发模式在当前读写周期中就启动下面4个单元的操作，可更大地提高RAM的读写速度。3.同步RAM（SDRAM）

CPU和RAM用同一个时钟，用步工作，比EDO速度还快。

4.高速缓冲RAM（CDRAM）把高速的SRAM集成到DRAM芯片中，作为DRAM的内部高速缓存。

5.RAMBUS内存通过简化RAM结构来提高工作频率，进而提高传输速率。

6.DDRSDRAMDDRSDRAM是在时钟脉冲的上升沿和下降沿都传输数据的SDRAM，所以叫双倍速率SDRAM。常见的有PC1600(数据传输率1600GBps)和PC2600(数据传输率2600GBps)。7.VCMVCM虚拟通道存储器，是一种缓冲式存储器，其中集成了通道缓冲器，用高速寄存器进行配置和控制，实现高速数据传输。8.除上述几款新型内存外，还有SLDRAM（SynchnonousLinkDRAM同步链动态随机存储器)、DirectRambusDRAM（接口动态随机存储器）、FCRAM（FastCycleRAM快速循环动态存储器）等几种新型的RAM技术及芯片类型。

上述SRAM及DRAM共同的特点是当去掉电源时，存储的数据自然消失，因此称为易失性(volatile)存储器。计算机中，磁盘、光盘上存储的信息是非易失性的。半导体存储器中，只读存储器也是非易失性的存储器，或叫非挥发性器件。

ROM常用于存放固定程序。ROM可分为以下几类。3.3半导体只读存储器(ROM)一、掩模式只读存储器(MROM)“掩模”：是指在ROM的制作阶段，通过“掩模”工序将信息写到芯片内的。下面给出一个容量为4×4位的电路情况。有管子的读出为“0”，无管子的读出为“1”A0VddD0地址译码00011110字选线0字选线1字选线3字选线2D1D3D2A1固定ROM电路结构简单，集成度高，价格便宜，存储数据由工厂制造时固化，数据不可改写.结论：交叉点处接有MOS管时相当于存1，没有MOS管时相当于存0。0#单元存储的是01011#单元存储的是10112#单元存储的是01003#单元存储的是0001D3D2D1D0W0W1W2W3VDD分析下图中存储信息的情况？二、可编程只读存储器(PROM)字选线Vcc位线熔丝出厂时熔丝完好，表示存储元全为“1”。写“0”时，通大电流将熔丝烧断。可编程只读存储器是只允许一次性写入的只读存储器。三、可擦除可编程只读存储器（EPROM）一般所说的EPROM是指可用紫外光擦除然后再重写入的ROM芯片。

可根据需要改写多次，将存储器原有的信息抹去，再写入新的信息，允许改写几百次。方法：利用雪崩击穿，采用特殊的雪崩注入MOS管或叠栅注入MOS管。擦除方式：紫外线照射。2716EPROM结构示意图编程工作原理：原始状态，浮栅上无电荷，DS两极间无导电沟道，管子不导通，此时定义存储的“1”，若设法（利用雪崩效应）向浮栅注入电子电荷，就会在DS间感应出P型沟道，管子导通，此时存储的“0”擦除工作原理：用紫外光照射电路，使浮栅上的电荷形成光电流泄漏掉，使电路恢复原始状态。这种芯片的显著特征是：顶部有一个圆形的石英窗口，紫外光可通过该窗口将片内的原有信息擦除掉。编程和擦除的次数一般在100次以上。编程后的信息一般可保存10年以上。该芯片采用24引脚，存储容量2K×8位，DIP封装。在教学计算机中，用来存放系统监控程序。EPROM在使用时有两个方面的不便：由于是用紫外光照射进行擦除，所以只能对整个芯片擦除，而不能按需要对指定单元单独进行擦除。擦除时需从电路板上拔出来，放到专门的紫外光下擦除，编程时还需借助于专门的编程器(又称为写入器)。四、电可擦除可编程只读存储器(E2PROM)为了不拔下EPROM芯片实现在线擦除改写的要求，又研制了利用电子方法擦除其中内容的E2PROM电路。其擦除机理是在浮动栅上面又增加一个控制栅极，电路结构如图所示。这种电路的擦除操作分为字节擦除和全片擦除两种。但擦除时间不同，约为10～20ms。

2816E2PROM的结构图E2PROM读写电路五、快擦写可编程只读存储器FLASH

是Intel公司推出的一种新型半导体存储器。是一种具有高密度、低成本、非易失性等特点的可读/写存储器。它突破了传统的存储体系,改善了现有存储器的特性，因而是一种全新的存储技术。这种存储器可用电气方式快速擦写，即有DRAM的高集成度大容量的特点，又有可在线改写、断电信息不丢失的优点。在现阶段,它除了取代EPROM和EEPROM来保存主板等部件的BIOS外，还广泛应用于便携式计算机的PC卡存储器、USB电子盘、数码相机等。思考题：

EEPROM、FLASH既然可在线读和写，它们能取代RAM吗？不能！原因是：编程次数有限。写入时间过长。写一个字节通常需10微秒，是SRAM和DRAM写入时间的100或1000倍。各类存储器应用表存储器目前主要应用SRAMDRAMROMPROMEPROME2PROMFlashMemoryCache计算机主存储器(内存)固定程序，微程序控制器存储器用户自编程序，用于工业控制机或电器中用户编写并修改程序或产品试制阶段编程序IC卡存储器固态盘（优盘）、IC卡举例：如图所示是某芯片的引脚图，请回答：（1）该芯片的类型（是RAM还是ROM）？该芯片的容量是大？（2）若地址线增加一条，存储芯片的容量将变为多少？（3）该芯片是否需要刷新？为什么？NCDIN/WE/RASA2A1A0GNDNCDIN/WE/RASA2A1A0GNDNCDIN/WE/RASA2A1A0GNDVCC/CAS/DOUTA7A6A5A4A3NCDIN/WE/RASA2A1A0GND解：（1）该图为DRAM芯片引脚图，

64K×1位容量。（2）容量增加4倍。（3）需要刷新。3.4主存储器的组成与控制地址线数据线CPU主存…控制线一、存储单元及编址方式按字节编址按字编址34H1EH2FH0000H0001H0002H0003H...FFFEHFFFFH...存储器中存储单元存放信息情况。存储容量的大小，决定地址码的位数由于单个芯片的容量有限，主存需要一定数量的存储芯片构成。分以下三种情况。二、主存容量的扩展位扩展方式字扩展方式字位同时扩展方式

1.位扩展方式

当芯片的字数与主存容量的字数一致，但芯片字的位数不够时，采用多个芯片组成主存的情况。

例如：主存设计要求为64K×8位，芯片为64K×1位则需要的芯片数:

=(64K×8)/(64K×1)=8(片)A15～A0DDDD0D1D7数据总线……WEWEWEWE：CSCSCSMREQ使用8片64K×1的芯片组成64K×8位的主存储器

2.字扩展方式

芯片的位数与存储器位数一致，增加芯片用于满足字数的需要。例如：主存设计容量64K×8位，芯片16K×8需要芯片个数:

=(64K×8)/(16K×8)=4(片)片内地址：14位(A0～A13)直接寻址：16位(A0～A15)A15、A14作为译码器的输入，以产生片选信号。64K16K16K16K16K64K地址分配地址范围是：0000H～3FFFH4000H～7FFFH8000H～BFFFHC000H～FFFFH64K16K16K16K16K字扩展方式连接举例A13～A0DDWEWEMMWCSCSDWECSDWECS

2-4译码器A15A14GMREQD7～D0地址空间分配表地址片号A15A14A13A12A11…A1A0说明10000000…………..00111…………..11最低地址0000H最高地址3FFFH20101000…………..00111…………..11最低地址40000H最高地址7FFFH31010000…………..00111…………..11最低地址8000H最高地址0BFFFH41111000…………..00111…………..11最低地址0C000H最高地址0FFFFH

练习：

用2片1K

×

8位存储芯片组成2K

×

8位的存储器。

1K

×

8位

1K

×

8位D7D0•••••••••••••••••WEA1A0•••A9CS0A10

1CS1

1K

×

8位

1K

×

8位例如：设计主存4K×16位,芯片2K×8位需芯片数=(4K×16)/(2K×8)=4(片)2K×82K×82K×82K×84K×16位3.字位同时扩展方式片内地址A10～A0，A11为片选，同时选中的两片分别为主存的高8位和低8位。WEA10～A0DDWEWECSCSDWECSDWECSA11D7～D01D15～D0D15～D8D7～D0D15～D8【例】设有若干片256K×8位的SRAM芯片，问：

(1)构成2MB的存储器需要多少块SRAM芯片？

(2)该存储器需要多少字节地址线？

(3)画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ和WE。解：

(1)该存储器需要2048K/256K=8片SRAM芯片；

(2)因为221=2048K，需要21条地址线。又218=256K，每个存储芯片有18根地址线。这样,高3位用于芯片选择，低18位作为每个存储器芯片的地址输入。 (3)该存储器与CPU连接的结构图如下。

＋5

7

3-8译码

2

1

0

…

A20-18

A20-0

A17-0

G2A

G2B

G1

MREQ

WE

CPU

D7~D0

D7~D0

D7~D0

D7~D0

D7~D0

WEACS

256K

×8

D

WEACS

256K

×8

D

WEACS

256K

×8

D

WEACS

256K

×8

D

CPU要实现对存储单元的访问，首先要选择存储芯片，即进行片选；然后再从选中的芯片中依地址码选择出相应的存储单元，以进行数据的存取，这称为字选。片内的字选是由CPU送出的N条低位地址线完成的，地址线直接接到所有存储芯片的地址输入端（N由片内存储容量2N决定）。而存储芯片的片选信号则大多是通过高位地址译码后产生的。片选信号的译码方法又可细分为线选法、全译码法和部分译码法。

三、存储芯片的地址分配和片选线选法就是用除片内寻址外的高位地址线直接（或经反相器）分别接至各个存储芯片的片选端，当某地址线信息为“0”时，就选中与之对应的存储芯片。请注意，这些片选地址线每次寻址时只能有一位有效，不允许同时有多位有效，这样才能保证每次只选中一个芯片（或组）。线选法的优点是不需要地址译码器，线路简单，选择芯片无须外加逻辑电路，但仅适用于连接存储芯片较少的场合。同时，线选法不能充分利用系统的存储器空间，且把地址空间分成了相互隔离的区域，给编程带来了一定的困难。1.线选法全译码法将除片内寻址外的全部高位地址线都作为地址译码器的输入，译码器的输出作为各芯片的片选信号，将它们分别接到存储芯片的片选端，以实现对存储芯片的选择。全译码法的优点是每片（或组）芯片的地址范围是唯一确定的，而且是连续的，也便于扩展，不会产生地址重叠的存储区，但全译码法对译码电路要求较高。2.全译码法WRA0～A10CSWED7～D0A0～A10CSWED7～D0A0～A10CSWED7～D0A0～A10CSWED7～D0A11～A12A0～A10D7～D02:4译码器CPU06116②6116①6116③6116④123A13～A15≥1部分译码方式部分译码的特点是：每片(或组)芯片的地址范围不再唯一的。这种一个存储单元出现多个地址的现象称为地址重叠。例：CPU的地址线是16位，用16K×8位的芯片组成32KB的内存。地址范围MMWA141DCSWED7～D0DCSWEA13～A0注意:A13、A12、A11A0～A10CSWED7～D0A0～A10CSWED7～D0A0～A10CSWED7～D0A0～A10CSWED7～D0A14～A15A0～A10MREQWED7～D02:4译码器CPU106116②6116①6116③6116④23A11～A13部分译码地址编排A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A000*** 0000000000000*** 111111111110 1*** 0000000000001***1111111111110*** 0000000000010*** 111111111111 1***0000000000011***11111111111如果*的地址线都设为“0”，则6116①的地址范围0000～07FFH；6116②的地址范围4000～47FFH6116③的地址范围8000～87FFH；6116④的地址范围C800～C7FFH每一个芯片有8个地址重叠区。综合举例:设CPU有16根地址线，8根数据线，并用MREQ作访存控制信号（低电平有效），用/WE作读写控制信号（高电平为读，低电平为写）。现有下列存储芯片：

1KX4位RAM；4KX8位RAM；8KX8位RAM；

2KX8位ROM；4KX8位ROM；8KX8位ROM;

以及74LS138译码器和各种门电路（非门、与非门、或门）。请画出CPU