半导体存储器

第6章

半导体存储器

【本章重点】本章重点介绍半导体存储器系统基本知识及分类，讲述微型计算机存储器系统的构成及微机系统与外部存储器的连接方法。【本章难点】本章难点是存储器系统的构成和微机系统和外部存储器的连接方法。

概述第六章存储器读写存贮器（RAM）半导体存储器与CPU的连接外存储器简介

随着大规模、超大规模集成电路技术的发展，半导体存贮器的发展和更新日新月异。各种存取时间短、容量大、功耗低、价格便宜的器件不断涌现，为用户构成不同规模的存贮系统带来了极大的方便。本章主要介绍各类半导体存贮器并着重说明这些存贮器在工程上如何使用。

6.1存储器系统概述6.1.1存储器的分类2、按照构成存储器材料的不同，可分为半导体存储器、磁存储器、激光存储器、纸卡存储器1、根据存储器是设在主机内部还是外部，可分为内部存储器（主存储器）和

外部存储器（辅存储器）根据存储器是设在主机内部还是外部，可分为内部存储器（主存储器）和外部存储器（辅存储器）

内存用来存储当前运行所需要的程序和数据，以便直接与CPU交换信息。相对外存而言，它容量小，存取速度快，价格较高；外存存放当前暂不参与运行和永久保存的一些程序和数据，在CPU需要处理时再成批的与内存交换。它容量大，价格较低，但存取速度慢。按照构成存储器材料的不同，可分为半导体存储器、磁存储器、激光存储器、纸卡存储器半导体存储器RAMROM双极型MOS型SRAMDRAMNVRAM掩膜ROMPROMEPROMEEPROMRAM随机读写存储器（Random

AccessMemory）ROM只读存储器（Read

OnlyMemory）

它的内容可读出、写入或改写，主要用于存放各种现场的输入、输出数据、中间计算结果及作堆栈用等。

内容只可读出不可写入，最大优点是所存信息可长期保存，断电时，ROM中的信息不会消失。主要用于存放固定的程序和数据，通常用它存放引导装入程序。Cache高速缓冲存储器CPU高速缓存控制器高速SRAM主存储器

Cache是位于CPU和主存（DRAM）之间规模较小、速度很高的静态存储器（SRAM）。在Cache中通常存放CPU当前用的最多的程序和数据，是使CPU能以最高的速度工作。设置高速缓冲存储器是高档微型计算机中最常用的一种方法，目前一般也将它们或它们的一部分制作在CPU芯片中。6.1.2存储器的性能指标1、存储容量

用某一芯片有多少个存储单元，每个存储单元存储若干位来表示，是以bit为单位的。存储容量=地址单元数×数据线位数2、存取时间即存取芯片中某一个单元的数据所需要的时间。3、其它指标可靠性、功耗、价格等6264芯片容量为8k×8bit138[例1]①512×4②1K×4③2K×1④8K×8[例2]欲组成16K×8的存储器，需存储器2114（1K×4）多少片？1K×416K×81K×8解：所需芯片数应为（8/4）×（16K/1K）=2×16=32（片）说明一94104111138已知单片容量n×m，要求存储容量为N×M⑴先要组成一个芯片组n×M，所需芯片数为M/m；⑵此时组成N×M容量存储器所需芯片组数为N/n；则所需芯片总数应为（M/m）×（N/n）问题1、现有1024×1bit静态RAM芯片，欲组成64K×8bit存储容量的存储器，试求需要多少片RAM芯片？多少芯片组？多少根片内地址选择线？多少根芯片选择线？2、设有一个具有14位地址和8位字长的存储器，问：①该存储器能存储多少位的信息？②如果存储器由1K×1bit的静态RAM芯片组成，需多少芯片？答案：512片64组10根6根答案：128Kbit128片1010110001001010000011011011011000000000000000000001110110101111111111111K×81010110001001010000011011011011000000000000000000001110110101111111111111K×8……………………50H3AH00HD9H00011011两根地址线译码2K×81010110001001010000010011011011000000000000000000000010110110101101111111111001000110100011010001101110110011111111111110000000000100000000011110110101101……………………000H~3FFH400H~7FFH说明二存储器容量扩展1、位扩展加大字长[例]用8个16K×1bit芯片组成16K×8bit的存储器。……A0A13…D0D1D2D716K×1CSCSCSCSWEWEWEWE16K×1D0D1D2D7将多片存储器的地址、片选、读/写端相应并联，数据端单独引出。2、字扩展扩大地址[例]用4个16K×4bit芯片组成64K×4bit的存储器。CSWECSWECSWECSWE16K×416K×416K×416K×4…A0A13………WED0D1D2D3译码器A14A150123D0~D3D0~D3D0~D3D0~D33、字位扩展

一个由2114（1K×4bit）芯片组成的存储器（容量为4K×8bit）与CPU的连接方式CPUA9~A0A11~A10D3~D0A9~A0WECS2114D7~D4A9~A0WECS2114D3~D0A9~A0WECS2114D7~D4A9~A0WECS2114MREQWRD7~D0○○……○○○○译码器○6.2读写存储器（RAM）静态读写存储器SRAM（6264）读写存储器（RAM）动态读写存储器DRAM（2164）只读存储器EPROM（2764）EEPROM62648K×8bit的SRAM芯片12345678910111213141516171819202122232425262728NC地+5VA12A11A10A7A6A5A4A3A2A1A0A8A9D0D1D2D3D4D5D6D7CS1CS2WEOEA0~A12：地址线决定该芯片有8K个存储单元，在使用时常接总线的低位地址D0~D7：双向数据线决定芯片中每个存储单元存储了多少二进制位，使用时与总线的数据线相连。CS1、CS2：片选信号线只有当CS1=0，CS2=1时，该芯片才被选中。使用时常利用选片信号将芯片放在所需要的地址范围上。OE

输出允许信号线只有当OE=0时，才允许芯片将某单元的数据送到数据线上。WE

写允许信号线WE=0时，允许将数据写入芯片：WE=1时，允许芯片的数据读出。1、引脚62646.2.1静态读写存贮器（SRAM）WECS1CS2OED0—D70011写入1010读出011010三态（高阻）表6.16264真值表2、工作过程写入数据：在芯片的A12~A0上加上要写入单元的地址；在D7~D0上加上要写入的数据；使CS1和CS2同时有效；在WE上加上有效的低电平，OE无效高电平。A12~A0CS1CS2WED7~D03、半导体存储器与CPU的连接片内译码的地址线直接与地址总线的低位地址线相连存储器芯片的数据线若与CPU的数据线相等，则对应相连即可。若少于，则应将2片、4片…存储器芯片的数据线分别与CPU的数据线相连芯片写允许和输出允许线分别与CPU的MEMW和MEMR引脚相连利用CPU的高位地址信号和控制信号的译码形成片选信号存储器接口的设计存储器片选控制方法：

常用的片选控制方法有线选法、全译码法、局部译码法等几种。（1）线选法线选法除将低位地址直接接片内地址外，将余下的高位地址线，分别作为各个存储器芯片的片选控制信号，如图所示。RAM2KBRAM2KBRAM2KBCSCSCSCSCSA11A12A13A14A15D0--D7A0--A10数据总线地址总线线选法片选控制的原理图（3）（4）（5）RAM2KBRAM2KB（1）（2）A15A14A13A12A11A10------------A0地址范围

01111007800H

01111117FFFH1011100B800H1011111BFFFH1101100C800H1101111CFFFH1110100E800H1110111EFFFH1111000F000H1111011F7FFH}}}}}存储器5地址范围存储器4地址范围存储器3地址范围存储器2地址范围存储器1地址范围存储器地址的形成线选法的优点是连接简单，选择芯片无需专门的译码电路。线选法的缺点是地址不连接，使可寻址的地址范围减少，即寻址能力的利用率太低，使大量地址空间浪费，在使用时要予以注意。

这种方法除了将低位地址总线直接连至各芯片的地址线外，将余下的高位地址全部译码，译码的输出作为各芯片的片选信号，如图所示。（2）全地址译码法4KB(1)4KB(2)4KB(16)译码器CSCSCSY0Y1Y15A0---A11地址总线数据总线D0---D7A15--A12全译码片选法原理图....…….A15A14A13A12A11A10---------A0地址范围

0000000Y1

0000H--0FFFH

0001

000Y2

1000H--1FFFH

0010000Y3

2000H--2FFFH

1101000Y14

D000H--DFFFH

1110000Y15

E000H--EFFFH

1111000Y16

F000H--FFFFH

存储器1地址范围存储器2地址范围存储器3地址范围存储器14地址范围存储器15地址范围全地址译码片选信号的形成存储器16地址范围

当采用线选法地址线不够用，而又不需要全部存储空间的寻址能力时，可采用这种方法。它是介于全译码和线选法之间的一种选址方法。（3）局部译码法2KB(1)2KB(2)2KB(8)译码器CSCSCSY0Y1Y7A0---A10地址总线数据总线D0---D7A15--A11局部译码片选原理图中任三根……......例1：存储器62648KB芯片工作在F0000H—F1FFFH内存空间，画出和系统的连线图。6264地址线：A0---A12数据线：D0---D7WEOECS2接+5V电源CS1高位地址译码系统总线：地址线：A0---A12数据线：D0---D7MEMWMEMR全地址译码方式D0~D7A0~A12MEMWMEMRA19A18A17A16A15A14A13D0~D7A0~A12WEOECS2CS1＋5V○﹠1○1○1○8086CPU6264A19A18A17A16A15A14A13A12A11A0…111100000…0…00…111…1F0000HF0001H…F1FFFHD0~D7A0~A12MEMWMEMRA19A18A17A16A15A14A13D0~D7A0~A12WEOECS2CS1＋5V1○8086CPU6264A19A18A17A16A15A14A13A12A11A0…100000000…0…00…111…180000H80001H…81FFFH≥1例2：存储器62648KB芯片工作在80000H—81FFFH内存空间，画出和系统的连线图。部分地址译码方式D0~D7A0~A12MEMWMEMRA19A18A16A15A13D0~D7A0~A12WEOECS2CS18086CPU6264○﹠1○·A19A18A17A16A15A14A13A12A11A0…1000000…0…00…111…10011DA000H~DBFFFHDE000H~DFFFFHFA000H~FBFFFHFF000H~FFFFFH

部分地址译码方式是以牺牲内存空间为代价来换得译码的简单。线选法D0~D7A0~A12MEMWMEMRA19A18A17A16A15A14A13D0~D7A0~A12WEOECS2CS1＋5V8086CPU6264A19A18A17A16A15A14A13A12A11A0…000…0…………0…00000H00001H…7FFFFH00…0…………111…1…………11静态RAM连接举例1234567816910151413121174LS138ABCVCCG2AG2B地G1Y0Y1Y2Y3Y4Y5Y6Y7工作条件：G1=1，G2A=G2B=0C，B，A为译码输入端，输出有8种状态即Y0∽Y7R/W1234567891011122425222120191817161514136116VCC地A7A6A5D0D1D2A4A3A2A1A0D7D6D5D4D3A8A9A10CSOE2K×8bit芯片当读写信号R/W=0时写入，R/W=1时读出；输出允许OE；选片信号CS。D0~D7A0A1…A10R/WOECSD0~D7A0A1…A10R/WOECSD0~D7A0A1…A10MEMWMEMRD0~D7A0A1…A10MEMWMEMR﹠○A19﹠○A18A17A16A15A14A13A12A11GG2AG2BCBAY0Y174LS1388086A19A18A17A16A15A14A13A12A11A10A9……A001111100000……011……101111100100……011……17C000H~7C7FFH7C800H~7CFFFHD0~D7A0A1…A10R/WOECSD0~D7A0A1…A10R/WOECSD0~D7A0A1…A10MEMWMEMRD0~D7A0A1…A10MEMWMEMR﹠○A19﹠○A18A17A16A15A14A13A12A11GG2AG2BCBAY2Y574LS1388086A19A18A17A16A15A14A13A12A11A10A9……A001111101000……011……101111110100……011……17D000H~7D7FFH7E800H~7EFFFH（二）、216464K×1bit的DRAM芯片12345678910111213141516NCDINDOUTWERASCAS地+5VA7A5A4A3A6A0A1A2A7~A0：地址引线（复用）