第四章-硅和硅片制备课件

集成电路工艺第四章硅和硅片制备1/10/20231集成电路工艺集成电路工艺第四章硅和硅片制备1/9/20231集成电路工内容提要4.1晶体结构4.2半导体级硅4.3单晶硅生长4.4硅中的晶体缺陷4.5硅片制备4.6质量测量4.7外延1/10/20232集成电路工艺内容提要4.1晶体结构1/9/20232集成电路工艺4.1晶体结构物质的形态：无定型（非晶）Amorphous——没有重复结构多晶Polycrystalline——晶胞不是有规律地排列单晶Singlecrystal(monocrystal)——在长程范围内原子都在三维空间中保持有序且重复的结构；晶胞在三维方向上整齐地重复排列1/10/20233集成电路工艺4.1晶体结构物质的形态：1/9/20233集成电路工艺AmorphousStructure1/10/20234集成电路工艺AmorphousStructure1/9/20234集成PolycrystallineStructure1/10/20235集成电路工艺PolycrystallineStructure1/9/2SingleCrystalStructure1/10/20236集成电路工艺SingleCrystalStructure1/9/20硅晶格的元胞1/10/20237集成电路工艺硅晶格的元胞1/9/20237集成电路工艺晶面的密勒指数1/10/20238集成电路工艺晶面的密勒指数1/9/20238集成电路工艺4.2半导体级硅1/10/20239集成电路工艺4.2半导体级硅1/9/20239集成电路工艺西门子工艺用来做芯片的高纯硅称为半导体级硅(semiconductor-gradesilicon,SGS)或电子级硅。西门子工艺：1.用碳加热硅石来制备冶金级硅SiC(s)+SiO2(s)Si(l)+SIO(g)+CO(g)2.将冶金级硅提纯以生成三氯硅烷Si(s)+3HCl(g)SiHCl3(g)+H2(g)＋加热3.通过三氯硅烷和氢气反应来生成SGSSiHCl3(g)+H2(g)Si(s)+3HCl(g)1/10/202310集成电路工艺西门子工艺用来做芯片的高纯硅称为半导体级硅(semicond4.3单晶硅生长把多晶块转变成一个大单晶，并给予正确的定向和适量的N型或P型掺杂，叫做晶体生长。直拉法(Czochralski)区熔法液体掩盖直拉法1/10/202311集成电路工艺4.3单晶硅生长把多晶块转变成一个大单晶，并给予正确的定向直拉法（CZ法）特点：工艺成熟，能较好地拉制低位错、大直径的硅单晶。缺点：难以避免来自石英坩埚和加热装置的杂质污染。1/10/202312集成电路工艺直拉法（CZ法）特点：工艺成熟，能较好地拉制低位错、大直径的1/10/202313集成电路工艺1/9/202313集成电路工艺1/10/202314集成电路工艺1/9/202314集成电路工艺区熔法主要用来生长低氧含量的晶体，但不能生长大直径的单晶，并且晶体有较高的位错密度。这种工艺生长的单晶主要使用在高功率的晶闸管和整流器上1/10/202315集成电路工艺区熔法主要用来生长低氧含量的晶体，但不能生长大直径的单晶，并两种方法的比较直拉法更普遍，更便宜，可加工大晶圆尺寸（如300mm），材料可重复使用区熔法可制备更纯的单晶硅（因为没坩锅），但成本高，可制备的晶圆尺寸小（约150mm)。主要用于功率器件。1/10/202316集成电路工艺两种方法的比较直拉法更普遍，更便宜，可加工大晶圆尺寸（如30液体掩盖直拉法此方法主要用来生长砷化镓晶体，和标准的直拉法一样，只是做了一些改进。由于熔融物里砷的挥发性通常采用一层氧化硼漂浮在熔融物上来抑制砷的挥发。1/10/202317集成电路工艺液体掩盖直拉法此方法主要用来生长砷化镓晶体，和标准的直拉法一4.4硅中的晶体缺陷晶体缺陷－crystaldefect缺陷密度－在每平方厘米硅片上产生的缺陷数目点缺陷：原子层面的局部缺陷位错：错位的晶胞层错：晶体结构的缺陷1/10/202318集成电路工艺4.4硅中的晶体缺陷晶体缺陷－crystaldefect点缺陷1/10/202319集成电路工艺点缺陷1/9/202319集成电路工艺位错(DislocationDefects)在单晶中，晶胞形成重复性结构。如果晶胞错位，称为位错。1/10/202320集成电路工艺位错(DislocationDefects)在单晶中，晶胞层错层错与晶体结构有关，经常发生在晶体生长过程中。滑移：沿着一个或更多的平面发生滑移孪生平面：在一个平面上，晶体沿着两个不同的方向生长1/10/202321集成电路工艺层错层错与晶体结构有关，经常发生在晶体生长过程中。1/9/24.5硅片制备整型处理切片磨片和倒角刻蚀抛光清洗硅片评估包装1/10/202322集成电路工艺4.5硅片制备整型处理1/9/202322集成电路工艺整型处理去掉两端径向研磨硅片定位或定位槽1/10/202323集成电路工艺整型处理去掉两端1/9/202323集成电路工艺切片切片是用带有金刚石切割边缘的内圆切割机来完成的对300mm的硅片，目前都采用线锯来切片的。1/10/202324集成电路工艺切片切片是用带有金刚石切割边缘的内圆切割机来完成的1/9/2磨片和倒角双面的机械磨片以去除切片时留下的损伤，达到硅片两面高度的平行及平坦。硅片边缘抛光修正——倒角。1/10/202325集成电路工艺磨片和倒角双面的机械磨片以去除切片时留下的损伤，达到硅片两面刻蚀为了消除硅片表面的损伤，进行硅片刻蚀。硅片刻蚀是利用化学刻蚀选择性去除表面物质的过程。腐蚀掉硅片表面约20微米的硅。1/10/202326集成电路工艺刻蚀为了消除硅片表面的损伤，进行硅片刻蚀。1/9/20232化学机械抛光（ChemicalMechanicalPolishing）1/10/202327集成电路工艺化学机械抛光（ChemicalMechanicalPol后续步骤清洗硅片评估包装1/10/202328集成电路工艺后续步骤清洗1/9/202328集成电路工艺4.6质量测量物理尺寸平整度微粗糙度氧含量晶体缺陷颗粒体电阻率1/10/202329集成电路工艺4.6质量测量物理尺寸1/9/202329集成电路工艺4.7外延外延(epitaxial)：与衬底有相同的晶体结构用作双级晶体管中阻挡层，可减少集电极电阻同时保持高的击穿电压；用在CMOS和DRAM中可改进器件性能，因为外延层具有低的氧、碳含量。1/10/202330集成电路工艺4.7外延外延(epitaxial)：与衬底有相同的晶体结双级晶体管中外延层1/10/202331集成电路工艺双级晶体管中外延层1/9/202331集成电路工艺CMOS中外延层1/10/202332集成电路工艺CMOS中外延层1/9/202332集成电路工艺硅源和掺杂源气体1/10/202333集成电路工艺硅源和掺杂源气体1/9/202333集成电路工艺外延示意图1/10/202334集成电路工艺外延示意图1/9/202334集成电路工艺作业复习题11、41、461/10/202335集成电路工艺作业复习题1/9/202335集成电路工艺谢谢听讲！1/10/202336集成电路工艺谢谢听讲！1/9/202336集成电路工艺集成电路工艺第四章硅和硅片制备1/10/202337集成电路工艺集成电路工艺第四章硅和硅片制备1/9/20231集成电路工内容提要4.1晶体结构4.2半导体级硅4.3单晶硅生长4.4硅中的晶体缺陷4.5硅片制备4.6质量测量4.7外延1/10/202338集成电路工艺内容提要4.1晶体结构1/9/20232集成电路工艺4.1晶体结构物质的形态：无定型（非晶）Amorphous——没有重复结构多晶Polycrystalline——晶胞不是有规律地排列单晶Singlecrystal(monocrystal)——在长程范围内原子都在三维空间中保持有序且重复的结构；晶胞在三维方向上整齐地重复排列1/10/202339集成电路工艺4.1晶体结构物质的形态：1/9/20233集成电路工艺AmorphousStructure1/10/202340集成电路工艺AmorphousStructure1/9/20234集成PolycrystallineStructure1/10/202341集成电路工艺PolycrystallineStructure1/9/2SingleCrystalStructure1/10/202342集成电路工艺SingleCrystalStructure1/9/20硅晶格的元胞1/10/202343集成电路工艺硅晶格的元胞1/9/20237集成电路工艺晶面的密勒指数1/10/202344集成电路工艺晶面的密勒指数1/9/20238集成电路工艺4.2半导体级硅1/10/202345集成电路工艺4.2半导体级硅1/9/20239集成电路工艺西门子工艺用来做芯片的高纯硅称为半导体级硅(semiconductor-gradesilicon,SGS)或电子级硅。西门子工艺：1.用碳加热硅石来制备冶金级硅SiC(s)+SiO2(s)Si(l)+SIO(g)+CO(g)2.将冶金级硅提纯以生成三氯硅烷Si(s)+3HCl(g)SiHCl3(g)+H2(g)＋加热3.通过三氯硅烷和氢气反应来生成SGSSiHCl3(g)+H2(g)Si(s)+3HCl(g)1/10/202346集成电路工艺西门子工艺用来做芯片的高纯硅称为半导体级硅(semicond4.3单晶硅生长把多晶块转变成一个大单晶，并给予正确的定向和适量的N型或P型掺杂，叫做晶体生长。直拉法(Czochralski)区熔法液体掩盖直拉法1/10/202347集成电路工艺4.3单晶硅生长把多晶块转变成一个大单晶，并给予正确的定向直拉法（CZ法）特点：工艺成熟，能较好地拉制低位错、大直径的硅单晶。缺点：难以避免来自石英坩埚和加热装置的杂质污染。1/10/202348集成电路工艺直拉法（CZ法）特点：工艺成熟，能较好地拉制低位错、大直径的1/10/202349集成电路工艺1/9/202313集成电路工艺1/10/202350集成电路工艺1/9/202314集成电路工艺区熔法主要用来生长低氧含量的晶体，但不能生长大直径的单晶，并且晶体有较高的位错密度。这种工艺生长的单晶主要使用在高功率的晶闸管和整流器上1/10/202351集成电路工艺区熔法主要用来生长低氧含量的晶体，但不能生长大直径的单晶，并两种方法的比较直拉法更普遍，更便宜，可加工大晶圆尺寸（如300mm），材料可重复使用区熔法可制备更纯的单晶硅（因为没坩锅），但成本高，可制备的晶圆尺寸小（约150mm)。主要用于功率器件。1/10/202352集成电路工艺两种方法的比较直拉法更普遍，更便宜，可加工大晶圆尺寸（如30液体掩盖直拉法此方法主要用来生长砷化镓晶体，和标准的直拉法一样，只是做了一些改进。由于熔融物里砷的挥发性通常采用一层氧化硼漂浮在熔融物上来抑制砷的挥发。1/10/202353集成电路工艺液体掩盖直拉法此方法主要用来生长砷化镓晶体，和标准的直拉法一4.4硅中的晶体缺陷晶体缺陷－crystaldefect缺陷密度－在每平方厘米硅片上产生的缺陷数目点缺陷：原子层面的局部缺陷位错：错位的晶胞层错：晶体结构的缺陷1/10/202354集成电路工艺4.4硅中的晶体缺陷晶体缺陷－crystaldefect点缺陷1/10/202355集成电路工艺点缺陷1/9/202319集成电路工艺位错(DislocationDefects)在单晶中，晶胞形成重复性结构。如果晶胞错位，称为位错。1/10/202356集成电路工艺位错(DislocationDefects)在单晶中，晶胞层错层错与晶体结构有关，经常发生在晶体生长过程中。滑移：沿着一个或更多的平面发生滑移孪生平面：在一个平面上，晶体沿着两个不同的方向生长1/10/202357集成电路工艺层错层错与晶体结构有关，经常发生在晶体生长过程中。1/9/24.5硅片制备整型处理切片磨片和倒角刻蚀抛光清洗硅片评估包装1/10/202358集成电路工艺4.5硅片制备整型处理1/9/202322集成电路工艺整型处理去掉两端径向研磨硅片定位或定位槽1/10/202359集成电路工艺整型处理去掉两端1/9/202323集成电路工艺切片切片是用带有金刚石切割边缘的内圆切割机来完成的对300mm的硅片，目前都采用线锯来切片的。1/10/202360集成电路工艺切片切片是用带有金刚石切割边缘的内圆切割机来完成的1/9/2磨片和倒角双面的机械磨片以去除切片时留下的损伤，达到硅片两面高度的平行及平坦。硅片边缘抛光修正——倒角。1/10/202361集成电路工艺磨片和倒角双面的机械磨片以去除切片时留下的损伤，达到硅片两面刻蚀为了消除硅片表面的损伤，进行硅片刻蚀。硅片刻蚀是利用化学刻蚀选择性去除表面物质的过程。腐蚀掉硅片表面约20微米的硅。1/10/202362集成电路工艺刻蚀为了消除硅片表面的损伤，进行硅片刻蚀。1/9/20232化学机械抛光（ChemicalMechanical