微机总线技术与总线标准课件

第4章总线技术与总线标准4学时1第4章总线技术与总线标准（4课时）4.1总线技术（掌握）总线技术概述总线仲裁总线操作与时序4.2总线标准（理解）片内AMBA总线PCI系统总线异步串行通信总线24.1总线技术总线是计算机系统中的信息传输通道，由系统中各个部件所共享。总线的特点在于公用性，总线由多条通信线路（线缆）组成计算机系统通常包含不同种类的总线，在不同层次上为计算机组件之间提供通信通路采用总线的原因:非总线结构的N个设备的互联线组数为N*(N-1)/2非总线结构的M发N收设备间的互联线组数为M*N采用总线的优势减少部件间连线的数量扩展性好，便于构建系统便于产品更新换代3总线要素线路介质种类：有线（电缆、光缆）、无线（电磁波）特性

原始数据传输率带宽对噪声的敏感性：内部或外部干扰对失真的敏感性：信号和传输介质之间的互相作用引起对衰减的敏感性：信号通过传输介质时的功率损耗总线协议总线信号：有效电平、传输方向/速率/格式等电气性能机械性能总线时序：规定通信双方的联络方式总线仲裁：规定解决总线冲突的方式如接口尺寸、形状等其它：如差错控制等4总线协议组件5总线分类按所处位置(数据传送范围)片内总线芯片总线（片间总线、元件级总线）系统内总线（插板级总线）系统外总线（通信总线）非通用总线（与具体芯片有关）通用标准总线地址总线控制总线按总线功能数据总线并行总线串行总线按数据格式按时序关系(握手方式)同步异步半同步同步异步6④外部总线、(系统)外总线如并口、串口③系统总线、(系统)内总线如ISA、PCI②片(间)总线三总线形式①片内总线单总线形式计算机系统的四层总线结构运算器寄存器控制器CPU存储芯片I/O芯片主板扩展接口板扩展接口板计算机系统其他计算机系统其他仪器系统7总线的组织形式组织形式：单总线、双总线，多级总线单总线特征：存储器和I/O分时使用同一总线优点：结构简单，成本低廉，易于扩充缺点：带宽有限，传输率不高（可能造成物理长度过长）8双总线特征：存储总线+I/O总线优点：提高了总线带宽和数据传输速率，克服单总线共享的限制，以及存储/IO访问速度不一致而对总线的要求也不同的矛盾缺点：CPU繁忙9多级总线特征：高速外设和低速外设分开使用不同的总线优点：高效，进一步提高系统的传输带宽和数据传输速率缺点：复杂10微机机的的典典型型多多级级总总线线结结构构存储储总总线线高速速IO总线线低速速IO总线线1112微机机系系统统中中的的内内总总线线（（插插板板级级总总线线））13微机机系系统统中中的的外外总总线线（（通通信信总总线线））14总线线分分类类按所处处位位置置(数据据传传送送范范围围)片内内总总线线芯片片总总线线（片片间间总总线线、、元元件件级级总总线线））系统统内内总总线线（插插板板级级总总线线））系统统外外总总线线（通通信信总总线线））非通通用用总总线线（（与与具具体体芯芯片片有有关关））通用用标标准准总总线线地址址总总线线控制制总总线线按总线线功功能能数据据总总线线并行行总总线线串行行总总线线按数据据格格式式按时序序关关系系(握手手方方式式)同步步异步步半同同步步同步步异步步15三总总线线MPURAMROMI/O接口外设ABDBCB哈佛佛体体系系结结构构DSP程序数据I/O接口外设程序地址数据读地址数据写地址程序读总线数据读总线程序/数据写数据程序冯•诺依依曼曼体体系系结结构构16典型型的的控控制制信信号号总线线的的控控制制信信号号存储储器器写写信信号号存储储器器读读信信号号I/O写信信号号I/O读信信号号总线线请请求求信信号号总线线授授予予信信号号中断断请请求求信信号号中断断应应答答信信号号时钟钟信信号号复位位信信号号17总线线隔隔离离与与驱驱动动不操操作作时时把把功功能能部部件件与与总总线线隔隔离离同一一时时刻刻只只能能有有一一个个部部件件发发送送数数据据到到总总线线上上提供供驱驱动动能能力力数据据发发送送方方必必须须提提供供足足够够的的电电流流以以驱驱动动多多个个部部件件提供供锁锁存存能能力力具有有信信息息缓缓存存和和信信息息分分离离能能力力18总线线电电路路中中常常用用器器件件三态态总总线线驱驱动动器器驱动动、、隔隔离离单向向、、双双向向A0B08286OETA1A2A3A5A4A6A7B1B2B3B5B4B6B719锁存存器器信息息缓缓存存（（有有时时也也具具有有驱驱动动能能力力））信息息分分离离（（地地址址与与数数据据分分离离））STBDI0DI1直通通保持持高阻阻DO0DO1DO0DO1DO2DO3DO4DO5DO6DO7STBVCC82821234567891020191817161514131211DI1DI2DI3DI4DI5DI6DI7OEGNDDI0OE20微机机系系统统的的三三总总线线结结构构21最小小模模式式总总线线连连接接22

M/IO高M低IOCLKT1T2T3T4A15~0ALEA19~A16/S6~S3S6~S3A19~A16AD15~AD0

A15~0D15~0CPU读存存储储器器/IO的时时序序图图RDDT/RDEN23

M/IO高M低IOCLKT1T2T3T4A15~0ALEA19~A16/S6~S3S6~S3A19~A16AD15~AD0

A15~0D15~0CPU读存存储储器器/IO的时时序序图图RDDT/RDEN24微机机系系统统三三总总线线地＋5V读写写控控制制读写写控控制制读写写控控制制CSH奇地址存储体8284时钟发生器RESETREADYCBD7~D0D15~D8DBCSL偶地址存储体CSI/O接口ABA0A1~A19BHE

STBOE8282锁存器CPUMN/MXINTARDCLKWRREADYM/IORESETALEBHEA19-A16AD15-AD0DENDT/RTOE8286

收发器AD15~AD025单CPU系系统统8086读读操操作作总总线线周周期期时时序序26单CPU系系统统8086写写操操作作总总线线周周期期时时序序2728比较读/写区别?总线的性能指指标总线时钟频率：总线上的时时钟信号频率率总线宽度：数据线、地地址线宽度总线速率：总线每秒所所能传输数据据的最大次数数。总线速率=总线时钟频率率/总线周期数总线周期数：总线传送一一次数据所需需的时钟周期期数有些几个周期期才能传输1个数据总线带宽：总线每秒传传输的字节数数同步方式总线负载能力力29总线宽度总线宽度：笼笼统地说，就就是总线所设设置的通信线路（线线缆）的数目目。具体地说，，就是总线内内设置用于传传送数据信号的数数目为数据总线宽宽度，用于传传输地址信号的数数目为地址总线宽宽度，如8位、16位、32位、64位等数据总线宽度度在很大程度上上决定了计算算机总线的性性能地址总线宽度度则决定了系统统的寻址能力力30总线带宽总线带宽(busbandwidth)表示单位时间间内总线能传传送的最大数数据量（bps/Bps）用“总线速率×总线位宽/8=时钟频率×总线位宽/(8×总线周期数)”表示总线位宽：数据信号线的的数目，同一一时刻传输的的数据位数总线复用；成成本、串扰；；时钟频率总线偏离（skew）、兼容性31例CPU的前端总线(FSB)频率为400MHz或800MHz，总线周期数数为1/4(即1个时钟周期传传送4次数据)，位宽为64bit则FSB的带宽为400×64/(8×1/4)=1.28GB/s或800×64/(8×1/4)=2.56GB/sPCI总线的频率为为33.3MHz，位宽为32位或64位，总线周期期数为1则PCI总线的带宽为为：33.3×32/8=133MB/s或33.3×64/8=266MB/s324.1.2总线仲裁总线仲裁(arbitration)也称为总线判判决，根据连连接到总线上上的各功能模模块所承担任任务的轻重缓缓急，预先或或动态地赋予予它们不同的的使用总线的的优先级，当当有多个模块同时时请求使用总总线时，总线仲裁裁电路选出当当前优先级最最高的那个，，并赋予总线线控制权其目的是合理理地控制和管管理系统中多个主设备的的总线请求，以避免总线线冲突分布式(对等式)仲裁控制逻辑分散散在连接于总总线上的各个个部件或设备备中协议复杂且昂昂贵，效率高高集中式(主从式)仲裁采用专门的控控制器或仲裁裁器总线控制器或或仲裁器可以以是独立的模模块或集成在在CPU中协议简单而有有效，但总体体系统性能较较低33特点：各主控控模块共用请求信号线和和忙信号线，其优先级别别由其在链式式允许信号线线上的位置决决定；优点：具有较较好的灵活性性和可扩充性性；缺点：主控模模块数目较多时，总线请求求响应的速度较慢；菊花链（串行行）总线仲裁裁主控模块1主控模块2主控模块N允许BG请求BR忙BB总线仲裁器……34三线菊花链仲裁原理任一主控器Ci发出总线请求求时，使BR＝1任一主控器Ci占用总线，使BB＝1，禁止BG输出主控器Ci没发请求(BRi=0)，却收到BG(BGINi＝l)，则将BG向后传递(BGOUTi＝l)当BR＝1，BB＝0时，仲裁器发发出BG信号。此时，，BG＝1，如果仲裁器器本身也是一一个主控器，，如微处理器器，则在发出出BG之前BB＝0时，它可以占占用一个或几几个总线周期期若Ci同时满足：本地请求(BRi=1)；BB=0；检测到BGINi端出现了上升升沿。接管总线。Ci接管总线后，BG信号不再后传传，即BGOUTi＝035主控模块1主控模块2主控模块N允许BG请求BR忙BB总线仲裁器……各主控控器有有独立的的总线请请求BR、总线允允许BG，互不不影响响总线仲仲裁器器直接识识别所有设设备的的请求求，并并向选选中的的设备备Ci发BGi特点：：各主主控模模块有有独立立的请请求信信号线线和允允许信信号线线，其其优先先级别别由总总线仲仲裁器器内部部模块块判定定；优点：：总线线请求求响应应的速速度快快；缺点：：扩充充性较较差；；并行仲仲裁总线仲裁器C1C2Cn总线…BR1BG1BR2BG2BRnBGn…BBBCLK（总线时钟）36串并行行二维维仲裁裁从下一一设备备主模块块1主模块块2主模块块3允许BG请求BR忙BB总线仲仲裁器器……主模块块4到下一一设备备综合了了前两两种仲仲裁方方式的的优点点和缺缺点37分布式式总线线仲裁裁方式式总线上上各个个设备备都有有总线线仲裁裁模块块当任何何一个个设备备申请请总线线，置置“总总线忙忙”状状态，，以阻阻止其其他设设备同同时请请求INOUT主设备1INOUT主设备2INOUT主设备3INOUT主设备4INOUT主设备5总线请求总线忙+5V仲裁线总线384.1.3总线操操作与与时序序总线操操作：计算算机系系统中中，通通过总总线进进行信信息交交换的的过程程称为为总线线操作作总线周周期：总线线设备备完成成一次次完整整信息息交换换的时时间读/写存储储器周周期读/写IO口周期期DMA周期中断周周期多主控控制器器系统，，总线线操作作周期期一般般分为为四个阶阶段总线请请求及及仲裁裁阶段段、寻寻址阶阶段、、传数数阶段段和结结束阶阶段单个主主控制制器系统，，则只只需要要寻址址和传传数两两个阶阶段39总线主主控制制器的的作用用总线系系统的的资源源分配配与管管理提供总总线定定时信信号脉脉冲负责总总线使使用权权的仲仲裁不同总总线协协议的的转换换和不不同总总线间间数据据传输输的缓缓冲40总线时时序总线时时序是指总总线事事件的的协调调方式式，以以实现现可靠靠的寻寻址和和数据据传送送总线时时序类类型同步：所有有设备备都采采用一一个统统一的的时钟钟信号号来协协调收收发双双方的的定时时关系系异步：依靠靠传送送双方方互相相制约约的握握手(handshake)信号来来实现现定时时控制制半同步步：具有有同步步总线线的高高速度度和异异步总总线的的适应应性41同步并并行总总线时时序特点系统使使用同一时时钟信信号控制各各模块块完成成数据据传输输一般一次读读写操操作可可在一一个时时钟周周期内内完成成，时时钟前前、后后沿分分别指指明总总线操操作周周期的的开始始和结结束地址、、数据据及读读/写等控控制信信号可可在时时钟沿沿处改改变优点：：电路设设计简简单，，总线线带宽宽大，，数据据传输输速率率快缺点：：时钟以以最慢慢速设设备为为准，，高速速设备备性能能将受受到影影响同步时钟地址信号数据信号控制信号延时42异步并并行总总线时时序特点：：系统统中可可以没有统统一的的时钟钟源，模块块之间间依靠靠各种种联络络（握握手））信号号进行行通信信，以以确定定下一一步的的动作作优点：：全互锁锁方式式可靠靠性高高，适适应性性强缺点：：控制复复杂，，交互互的联联络过过程会会影响响系统统工作作速度度地址信信号数据信信号主设备备联络信信号从设备备联络信信号①③②①准备好好接收收（M发送地地址信信号））③已收到到数据据（M撤销地地址信信号））④④完成一一次传传送（S撤销数数据信信号））②已送出出数据据（S发送数数据信信号））43半同步步并行行总线线时序序特点：：同时时使用用主模模块的的时钟信信号和从模模块的的联络信信号优点：：兼有同同步总总线的的速度度和异异步总总线的的可靠靠性与与适应应性Ready信号可可作为为慢速速设备备的异异步联联络信信号CLK信号作作为快快速设设备的的同步步时钟钟信号号444.2总总线线标准准总线标标准包包括：：逻辑规规范：：逻辑辑信号号电平平时序规规范电气规规范机械规规范通信协协议454.2.1SoC的片内内总线线片上总总线特特点简单高高效结构简简单：：占用用较少少的逻逻辑单单元时序简简单：：提供供较高高的速速度接口简简单：：降低低IP核连接接的复复杂性性灵活，，具有有可复复用性性地址/数据宽宽度可变、、互联结结构可变、、仲裁机机制可变功耗低低信号尽尽量不不变、、单向信信号线线功耗低低、时时序简简单片内总总线标标准ARM的AMBA、IBM的CoreConnectSilicore的Wishbone、、Altera的Avalon46ARM的AMBA:AdvancedMicrocontrollerBusArchitecture先进高性能能总线线AHB（AdvancedHigh-performanceBus））适用于于高性性能和和高吞吞吐设设备之之间的的连接接，如如CPU、片上存存储器器、DMA设备、、DSP等先进系统总总线ASB（AdvancedSystemBus）适用于于高性性能系系统模模块。。与AHB的主要要不同同是读读写数数据采采用了了一条条双向向数据据总线线先进外设总总线APB（AdvancedPeripheralBus）适用于于低功功耗外外部设设备，，经优优化减减少了了功耗耗和接接口复复杂度度适合较较复杂杂的应应用，，需要要遵守守较简简单的的操作作协议议；拥拥有众众多的的第三三方支支持47AMBA总总线48AMBA2.0总线结结构图图高性能能ARM核高性能能片上上RAM高性能能DMAC核高带宽宽片外外存储储器接接口桥键盘UARTTimerPIOAHBorASBAPB49IBMCoreConnect处理器器局部总总线PLB（ProcessorLocalBus）高带宽宽、低低延迟迟、高高性能能连接高高速CPU核、高高速MEM控制器器、高高速DMAC等高性性能设设备片内的的外设总总线OPB（On-chipPeripheralBus）连接接低低性性能能设设备备，，减减少少其其对对PLB的性性能能影影响响通过过OPB桥实实现现PLB主设设备备和和OPB从设设备备的的数数据据传传输输设备备控制制寄寄存存器器总总线线DCR（DeviceControlRegister）用于于配配置置PLB设备备和和OPB设备备的的状状态态寄寄存存器器和和控控制制寄寄存存器器减轻轻PLB总线线在在低低性性能能状状态态下下的的负负荷荷方案案完完整整，，但但一一般般用用于于高高性性能能系系统统设设计计中中（（如如工工作作站站）），，不不太太适适合合简简单单的的嵌嵌入入式式系系统统应应用用50CoreConnect总线线结结构构框框图图EmbeddedSystem高性性能能CPU核高速速存储储器器仲裁裁DMAC核外部部总总线线结结构构接接口口OPB桥KeyboardUARTTimerPIOPLBOPBDCR51Silicore的Wishbone定义义了了一一条条高高速速总总线线的的信号号和和总总线线周周期期。在在复复杂杂系系统统中中可可采采用用两两条条Wishbone总线线分分别别连连接接高高速速和和低低速速设设备备，，两两条条总总线线之之间间的的接接口口简简单单提供供了了4种互互连连方方式式：两两个个IP核的的点点到到点点连连接接；；多多个个串串行行IP核的的数数据据流流连连接接；；多多个个IP核的的共共享享总总线线连连接接、、高高吞吞吐吐量量的的交交叉叉开开关关完全全免免费费，，开开发发性性强强；；结结构构简简单单、、互互连连灵灵活活；；通通常常应应用用于于简简单单的的嵌嵌入入式式控控制制器器和和一一些些高高速速系系统统中中，，但但对对高高性性能能系系统统的的支支持持不不够够52Altera的Avalon主要要用用于于Altera公司司的的NIOS软核核系统统中中实实现现SOPC规定定了了主设设备备和和从从设设备备之间间进进行行连连接接的的端端口口和和通通信信时时序序，，配配置置简简单单，，可可由由EDA工具具（（SOPCBuilder）快快速速生生成成采用用从设设备备仲仲裁裁技术术，，允允许许多多个个主主设设备备真真正正同同步步操操作作，，优优化化了了数数据据流流，，提提高高了了系系统的的吞吞吐吐量量53Avalon的交交换换式式总总线线结结构构54AMBA总线线AMBA总线线规规范范是是由由ARM公司司推推出出的的一一种种用用于于高高性性能能嵌嵌入入式式微微处处理理器器设设计计的的片片上上总总线线标标准准，，由由于于AMBA总线线的的开开放放性性和和其其本本身身的的高高性性能能，，以以及及由由于于ARM处理理器器的的广广泛泛应应用用，，AMBA已成成为为SOC设计计中中使使用用最最广广泛泛的的总总线线标标准准。。目前前AMBA总线线规规范范的的版版本本为为3.0，它它定定义义了了三三组组不不同同的的总总线线：：AMBA高性性能能总总线线AHB，AMBA高性性能能系系统统总总线线ASB和AMBA高性性能能外外设设总总线线APB。AHB作为为高高性性能能的的系系统统中中枢枢总总线线驱驱动动速速度度较较快快的的设设备备，，支支持持突突发发模模式式的的数数据据传传送送和和事事务务分分隔隔，，并并支支持持流流水水线线操操作作。。APB则是是作作为为传传送送速速度度较较低低的的外外围围设设备备总总线线，，驱驱动动速速度度较较慢慢的的设设备备。。55ARM处理器核宽带片上RAMDMA控制器宽带外部RAM接口桥UARTPIO定时器键盘控制器AHB或ASB总线线APB总线线AHB的特特性性：单个个时时钟钟边边沿沿操操作作；；非三三态态的的实实现现方方式式；；支持持突突发发传传输输；；支持持分分段段传传输输；；支持持多多个个主主控控制制器器（（最最多多16个模模块块））；；可配配置置32位～～128位总总线线宽宽度度；；支持持字字节节、、半半字字和和字字的的传传输输。。典型型的的AMBA构架架56AHB总线线的的接接口口信信号号AHB系统由主模块块(Master)、从模块(Slave)和基础结构(Infrastructure)3部分组成，整整个AHB总线上的传输输都是由主模模块发出，由由从模块负责责回应。基础础结构则由仲仲裁器(arbiter)、主模块到从从模块的多路路器、从模块块到主模块的的多路器、译码器、虚虚拟从模块、、虚拟主模块块等组成。AHB总线的接口信信号时钟信号仲裁信号地址信号控制信号写数据读数据响应信号除了时钟与仲仲裁信号之外外，其余的信信号皆通过多多路器传送。。57AHB总线的互连58AHB总线主模块接接口59AHB总线从模块接接口60AHB总线仲裁器接接口61AHB基本传输在AHB总线上，一次次完整的传输输可以分成两两个阶段：地地址传送阶段段与数据传送送阶段。地址址传送阶段传传送的是地址址与控制信号号，这个阶段段只持续一个个时钟周期，，在HCLK的上升沿数据据有效，所有有的从模块都都在这个上升升沿采样地址址信息。数据传送阶段段传送的是读读或写的数据据和响应信号号，这一阶段段可以持续一一个或几个时时钟周期。当当数据传送无无法在一个时时钟周期完成成时，可以通通过HREADY信号来延长数数据传送周期期，HREADY信号为低电平平时，表示传传输尚未结束束，于是就在在数据传送阶阶段中加入等等待周期，直直到HREADY信号为高电平平为止。62AHB基本传输过程程63AHB总线流水线操操64APB总线APB从单元的接口口信号APB主要用于低带宽的周边外设之间的连接在APB里面唯一的主主模块就是与与AHB总线相接的APB桥。65APB传输APB上的状态图66APB写传输时序图图67APB读传输时序图图68APB桥选择信号系统总线从模块接口APB桥是在AMBAAPB上唯一的总线主模块。另外，APB桥也是在更高层次系统总线上的一个从模块。桥单元把系统总线传输转化为APB总线传输。69APB桥的传输过程程70锁存地址并在在整个传输过过程中保持其其有效，直到到数据传送完完成。地址译码并且且生成一个外外部选择信号号PSELx，在一次传输输期间只有一一个选择信号号有效.写传送时驱动动数据到APB总线上。读传时驱动APB数据到系统总总线上。为传送触发使使能信号PENABLE，使其有效。。APB桥的功功能71总线设计要素素信号线类型专用信号线复用信号线总线仲裁方法法集中仲裁分布仲裁总线定时方法法同步异步总线宽度地址总线宽度度数据总线宽度度数据传输类型型读/写/读-修改-写/写后读/块传输（联系系传输）724.2.2PCI总总线PeripheralComponentInterconnect，外部设备互互连总线，在在CPU与外设之间提提供了一条独独立的数据通通道，使得每每种设备都能能直接与CPU联系，支持即即插即用PCI总线信号必备的PCI总线信号包括括地址信号、、数据信号、、接口控制信信号、错误报报告信号、仲仲裁信号和系系统信号可选的PCI总线信号包括括64位总线扩展信信号、接口控控制信号、中中断信号、Cache支持信号和边边界扫描信号号73PCI总线架架构PCI总线是是多层次总线线74PCI总线插插座示意图根据电源电压压和位数不同同分为4种长插槽188针，短插槽124针75PCI插槽实实物照片76PCI总线信信号77必备的PCI总线信号地址和数据信信号AD[31:0]，双向三态C/BE[3:0]，双向三态，，低有效PAR，奇偶校验信信号，双向三三态接口控制信号号FRAME，帧周期信号号，低电平有有效IRDY，主设备准备备好信号，低低电平有效TRDY，从设备准备备好信号，低低电平有效STOP，从设备要求求主设备停止止当前数据传传输，低电平平有效IDSEL，初始化设备备选择，输入入DEVSEL，设备选择信信号，低电平平有效78必备的PCI总线信号（（续）错误报告信号号PERR，报告数据奇奇偶检验错，，低电平有效效SERR，系统出错信信号，低电平平有效仲裁信号REQ，总线占用请请求信号，双双向三态，低低有效GNT，总线占用允允许信号，双双向单台，低低有效系统信号CLK：时钟，输入入RST，复位，输入入79可选的PCI总线信号64位总线扩展信信号AD[64:32]，双向三态C/BE[7:4]，双向三态，，低电平有效效REQ64，64传输请求，低低电平有效ACK64，表示从设备备将用64位传输，低电电平有效PAR64，奇偶双字节节校验，双向向三态，低电电平有效接口控制信号号LOCK，锁定信号，，低电平有效效中断信号INTA/INTB/INTC/INTD，中断信号，，低电平有效效，漏极开路路80可选的PCI总线信号（（续）Cache支持信号SBO，试探返回信信号，低电平平有效，输入入或输出SDONE，表示命中一一个缓冲行，，输入或输出出。有效时，，表明探测完完成，无效时时，表明探测测结果仍未确确定边界扫描信号号TDI，数据输入TDO，数据输出TCK，时钟TMS，模式选择TRST，复位81PCI总线命命令表C/BE[3:2]

命令类型说明0000中断应答（中断识别）0001特殊周期0010I/O读（从I/O口地址中读数据）0011I/O写（向I/O口地址空间写数据）0100保留0101保留0110存储器读（从内存空间映像中读数据）0111存储器写（从内存空间映像中写数据）1000保留1001保留1010配置读1011配置写1100存储器多行读1101双地址周期1110存储器读一行1111存储器写并无效[m1]这个也是多了了冒号82PCI总线读读时序突发读时序，，可连续多字字节操作834.2.3异步串行通信信总线串行总线上的的信息则按位位传输，通常常只需1根或2根数据线，没有地址总线线、控制总线线采用差分信号号(differentialsignal)传输技术具有低功耗、、低误码率、、低串扰和低低辐射等优点点高速串行总线线的三大特征征差分信号传输输以数据包形式式传送信息(地址、数据、、命令)点对点通信串行通信的通通信方式、距距离、速率、、差错控制、、传输方式COM口RS-232、RS-485串行通信接口口USB接口SPI/QSPI串行扩展接口口I2CMicrowire84总线共享技术术数据压缩技术术多级编码技术术各种调制解调调技术时分复用频分复用85串行数据的通通信方式单工半双工双工多工86串行通信传输输距离串行数据在基带传送方式下（指信信号按原样传传输），通常常只能传输几几十米至几百百米，并且传传输速率越大大，传输距离离越短调制解调方法法包括频移键键控FSK、幅移键控ASK、相移键控PSK等方式串行接口MODEMMODEM计算机串行接口计算机串行接口……87串行通信传输输速率比特率(bps)：系统单位时间间内传送有效二进制数数据的位数波特率：通信线路上基基本电信号状态的变化频频率基波传送方式式：比特率＝＝波特率载波传送方式式：比特率＝＝波特率×n110、300、600、1200、2400、4800、9600、15200…88串行通信的差差错控制差错控制方式式检错重发ARQ(AutomaticRepeatRequest)：接收端检错错并要求重发发，要反馈，，通信效率低低，差错控制制简单前向纠错FEC(ForwardErrorCorrection)：接收端纠正正错误，差错错控制电路复复杂混合纠错HEC(HybridErrorCorrection)：综合前2者，误码率低低检错：如何发现传输输中的错误，，奇偶校验纠错：发现错误后,如何消除和纠纠正错误，CRC89传输方式串行同步：收收发双方需要要使用（传送送）同一时钟信号号串行异步：双双方时钟不要求严格同同步串行同步同步方式：传传输信息的字节与字节节之间、位与位之间均与时时钟严格同同步通常以数据据块为基本单位进行传送90串行同步同步字符或或同步标志志或采用硬硬件同步信信号确定传送的的起始位置，然后后传送准备备好的信息数据，最后发送送CRC校验字符同步串行数数据传输格格式91串行通信－－IIC串行数据线线SDA、串行时钟钟线SCLSDASCL微控制器ALCDADCRAM微控制器B92异步串行通通信以字符为基本本单位帧间异步，无需使用用（传送））同一时钟钟源，收发发双方的时时钟在误差差范围内帧内各位按固定定时序和顺顺序传送93异步串行通通信接收判判决收发双方的的本地时钟钟＝波特率率因子n×波特率Tn＝16时起始位数据位b0接收方检测测到低电平平连续检测到到8次低电平后后确认收到到起始位收到起始位位后每隔16个时钟脉冲冲T对数据线采采样1次，以确保保可以在稳稳定状态接接收到该bit数据8T16T16T…………接收到的信信号本地时钟94异步通信数数据帧结构构1位起始位，，再从最低低位（b0）开始传送送7位信息位，，然后是1位奇偶校验验位，最后后是1位（或1.5位、2位）停止位位偶校验、一一位停止位位时传送数据据53H时的波形停止位校验位D6D5D4D3D2D1D0起始位101010011095作业2、3、4、5、6、13、14、15969、静夜四无邻邻，荒居旧业业贫。。12月-2212月-22Wednesday,December28,202210、雨中黄叶树树，灯下白头头人。。21:10:0321:10:0321:1012/28/20229:10:03PM11、以我独沈沈久，愧君君相见频。。。12月-2221:10:0321:10Dec-2228-Dec-2212、故故人人江江海海别别，，几几度度隔隔山山川川。。。。21:10:0321:10:0321:10Wednesday,December28,202213、乍见翻翻疑梦，，相悲各各问年。。。12月-2212月-2221:10:0321:10:03December28,202214、他乡生生白发，，旧国见见青山。。。28十十二月20229:10:03下午午21:10:0312月-2215、比不了得得就不比，，得不到的的就不要。。。。十二月229:10下下午12月-2221:10December28,202216、行动出成成果，工作作出财富。。。2022/12/2821:10:0321:10:03