第4章组合逻辑电路课后答案

第4章[题4.1].分析图P4.1电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。图P4.1图P4.2解：（1）逻辑表达式Y=PP=PPPCP=PPP+CPTOC\o"1-5"\h\z562344,2344=(PP+C)CPP=(PP+C)VC+Pp)23232323=PPC+PPC2323PP=BPAP=BABAAB=AB+AB231—1Y=PPC+PPCZ32YI,一,_J—,_—=\AB+AB)C+AB+ABC=^AB+AB)C+^AB+AB)C=ABC+ABC+ABC+ABC（2）（2）真值表ABCYABCY00011000001010110100110101111110（3）功能从真值表看出，这是一个三变量的奇偶检测电路，当输入变量中有偶数个1和全为0时，Y=1，否则Y=0。[题4.3]分析图P4.3电路的逻辑功能，写出Y1、Y2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。、

图P4.3［解］解：Y2=AB+BC+ACY=ABC+(A+B+C)Y=ABC+(A+B+C)AB+BC+AC=ABC+ABC+ABC+ABC)真值表:ABCY1Y20000000110010100110110010101011100111111由真值表可知：电路构成全加器，输入A、B、C为加数、被加数和低位的进位，Y1为“和”Y2为“进位”。[题4.4]图P4.4是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y]〜Y4的逻辑式，列出真值表。［解］COMP=1、Y1=A］,COMP=0、Y1=A1，图P4.4COMP—FtZ=0时，TG「Y2=A2,Z=0时，匕=&，tg3、tg5导通，Y3=A2㊉A3tg2、tg4、tg6关断。Y=A+A+A4234、十进制数AAAAy1y3y2y1十进制数A.A3A2A,y1y3y2y10432100004321100184321100043210001100011000910010000200100111伪码101001113001101101011011040100010111000101501010100110101006011000111110001170111001011110010Y4=A4。Y3=A3,COMP=1、Z=0时的真值表COMP=0、Z=0的真值表从略。用与非门设计四变量的多数表决电路。当输入变量A、B、C、D有3个或3个以上为1时输出为1，输入为其他状态时输出为0。［题4.5］［解］题4.5的真值表如表A4.5所示，逻辑图如图A4.5(b)所示。表A4.5输入输出输入输出ABCDYABCDY00000100000001010010001001010000110101110100011000010101101101100111010111111111由表4.5可写输出逻辑函数式Y=ABCD+ABCD+ABCD+ABCD+ABCD=ABC+ABD+ACD+BCD填卡诺图，如图A4.5(a)所示合并最小项，得最简与一或式Y=ABC•ABD•ACD•BCDYCDAB7000111100000YCDAB70001111000000001000110；1_1::X10000图A4.5aABCD图A4.5b［题4.6］有一水箱由大、小两台泵Ml和MS供水，如图P4.6所示。水箱中设置了3个水位检测元件A、B、C。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当水位超过C点时水泵停止工作；水位低于C点而高于B点时Ms单独工作；水位低于B点而高于A点时Ml单独工作；水位低于A点时Ml和Ms同时工作。试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。图P4.6［解］题4.6的真值表如表A4.6所示。表A4.6

ABC虬0000000110010XX01101100XX101XX110XX11111真值表中的ABC^ABC^ABC^ABC为约束项，利用卡诺图图A4.4(a)化简后得到:(b)图A4.6(a)M^=A+BCSM.真值表中的ABC^ABC^ABC^ABC为约束项，利用卡诺图图A4.4(a)化简后得到:(b)图A4.6(a)M^=A+BCSM.SmlM=A+BC，S，逻辑图如图A4.6(b)。［题4.7］设计一个代码转换电路，输入为4位二进制代码，输出为4位循环码。可以采用各种逻辑功能的门电路来实现。［解］题4.7的真值表如表A4.7所示。二进制代码循环码A3二进制代码循环码A3A2A1A0丫3丫2丫1丫00000000000010000001000110011001001000110010101110110010101110100二进制代码循环码A3A2气A0Y3Y2Y1Y01000110010011101101011111011111011001010110110111110100111111000由真值表得到Y3=A逻辑图如图A4.7所示。［题4.8］试画出用4片8线-3线优先编码器74LS148组成32线-5线优先编码器的逻辑图。74LS148的逻辑图见图4.3.3。允许附加必要的门电路。［解］以10〜131表示32个低电平有效的编码输入信号，以D4D3D2D1D0表示输出编码，可列出D4、D3与YEX4YEX3YEX2YEX1关系的真值表。如表A4.8所示。表A4.8工作的芯片号YEX4YEX3Y1EX2—Y1EX1D4D3（4）100011（3）010010（2）001001（1）000100从真值表得到D4=七4+七3=4•[EX3逻辑电路图略。D3=YEX4+YEX2=EX4,Yex2逻辑电路图略。［题4.9］某医院有一、二、三、四号病室4间，每室设有呼叫按钮，同时在护士值班室内对应地装有一号、二号、三号、四号4个指示灯。现要求当一号病室的铵钮按下时，无论其他病室内的按钮是否按下，只有一号灯亮。当一号病室的按钮没有按下，而二号病室的按钮按下时，无论三、四号病室的按钮是否按下，只有二号灯亮。当一、二号病室的按钮都未按下而三号病室的按钮按下时，无论四号病室的铵钮是否按下，只有三号灯亮。只有在一、二、三号病室的按钮均未按下，而四号病室的按钮按下时，四号灯才亮。试分别用门电路和优先编码器74LS148及门电路设计满足上述控制要求的逻辑电路，给出控制四个指示灯状态的高、低电平信号°74LS148的逻辑图如图P4.9所示，其功能表如表P4.9所示。表P4.974LS148的功能表输入输出S1011121314151617Y2Y1Y0YsYEX1XXXXXXXX11111011111111111010XXXXXXX0000100XXXXXX0100110输入输出S1011121314151617Y2Y1Y0YsYEX1XXXXXXXX11111011111111111010XXXXXXX0000100XXXXXX01001100XXXXX011010100XXXX0111011100XXX01111100100XX011111101100X01111111101000111111111110AAAAYYYYZZ.Z„Z1234210S12340XXX1001100010XX10110100110X11010010111011110001111111100000将该真值表与表P4.9对照可知，在74LS148中匕~I7应接1,S=0,、=1。|Z广YE47EXZ=YYYY<2210SZ=YYYY3210Sz=YyyyV4210S由上式可得出用74LS148和门电路实现题目要求的电路如图A4.9所示。A_——A_3A-二A一1V-CCA_——A_3A-二A一1V-CCI111I2I1314I17Y□EXSIyyyy2iY11yY0Z1Z2Z3Z4［题4.10］写出图P4.10中Z1>Z2>Z3的逻辑函数式，并化简为最简的与-或表达式°74LS42为拒伪的二-十进制译码器。当输入信号A3A2A1A0为0000〜1001这10种状态时，输出端从Y0到Y9依次给出低电平，当输入信号为伪码时，输出全为1。

rOrlr2y尸y5r罪F/20TCH4/A3A2a1ao［解］图P4.10Z=YYY=MNOP+MNOP+MNOP147Z=YYY=MNOP+MNOP+MNOP258Z=YYY=MNOP+MNOP+MNOPrOrlr2y尸y5r罪F/20TCH4/A3A2a1ao［解］369利用伪码用卡诺图化简，得：OP0-I■-0000;!X:1X00X110F.00011110000110000Li；0001:1X液一111:0X11000111101000lli0000⑴X1■:~r/j000011110Z=MNOP0-I■-0000;!X:1X00X110F.00011110000110000Li；0001:1X液一111:0X11000111101000lli0000⑴X1■:~r/j000011110约束条件：MN+MO=0[题4.11]画出用两片4线-16线译码器74LS154组成5线-32线译码的接线图。图P4.11是74LS154的逻辑框图，图中Sa、Sb是两个控制端（亦称片选端）译码器工作时应使SA、SB同时为低电平，输入信号A3、A2、A「A0为0000〜1111这16种状态时，输出端从Y0到Y15依次给出低电平输出信号。

3Y-5YY^6.TOC\o"1-5"\h\z"xY10Y12YY；；4.图A4.11［解］电路如图A4.11所示。当A4=0时，片（1）工作，丫0..•Y15对应输出低电平;当A4=1时，片（2）工作，Y16•二Y31对应输出低电平。_Y0Y1TibY1S说1iiiniimniiiilumuimnn图A3一9［题4.12］试画出用3线-8线译码器74LS138和门电路产生多输出逻辑函数的逻辑图（74LS138逻辑图如图P4.12所示，功能表如表P4.12所示）。=AC1——一_<Y=ABC+ABC+BC=BC+ABCDODF。。。。

0723456-

r/VrJr,zr-Jrzr-r/c7y83ICH4/^lE禹为^1^0一二一二I3

DODF。。。。

0723456-

r/VrJr,zr-Jrzr-r/c7y83ICH4/^lE禹为^1^0一二一二输入输出允许选择S]S2+S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7X1XXX111111110XXXX1111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110［解］令A=A2,B=A1,C=AO。将Y1Y2Y3写成最小项之和形式，并变换成与非-与非形式。Y2=zmj(j=1,3,4,7)=Y]\Y‘Y7Y3=£mk(k=0,4,6)=Y0Y4Y6用外加与非门实现之，如图A4.12所示。C—图A4.120723456-C—图A4.120723456-r/VrJr,zr-Jrzr-r/c7yyyyyyyy83ICH4/昂&禹为^1^0［题4.13］画出用4线-16线译码器74LS154（参见题4.11）和门电路产生如下多输出逻辑函数的逻辑图。=ABCD+ABCD+ABCD+ABCDTOC\o"1-5"\h\z\o"CurrentDocument"i____=ABCD+ABCD+ABCD+ABCD=AB\o"CurrentDocument"[解]3=m+m+m+m=Y]Y2Y4Y8=m+m+m+m=YYYY271113147111314Y=m+m+m+m=Y4Y5Y6Y7电路图如图1A4.13所示5。67

1—c1—c.广1—c1—c.广。SaY^J^A3vSbty5yLY7Y6A37y%A2山A1yyA0Y^21YY.4图A4.13DY2［题4.14］用3线-8线译码器74LS138和门电路设计1位二进制全减器电路。输入为被减数、减数和来自低位的借位；输出为两数之差及向高位的借位信n［解］设a|为被减数，b|为减数，c|1为来自低位的借位，首先列出全减器真值表A4.14,然后将Di，Ci表达式写成非-与非形式。最后外加与非门实现之。由全减器真值表知：_D=abc+abc+abc+abciiii-1iii-1iii-1iii-1=m+m+m+m=mmmm=YYYY全减器真值表712471247表4.14表4.14同理可知Ci=YiY之Y3Y7令a=A,b=A,C=A。电路如图A4.14所示。、rftL■|—I/、1II，,・.■/7X~412I11-1UB匕七*7YYYY6鸟54374LS138S31T0i30图A4.14&少鸟［题4.15］试用两片双4选1数据选择器74LS153和3线-8线译码器74LS138接成16选1数据选择器。74LS153的逻辑图见图4.4.24，74LS138的逻辑图见图4.4.22。［解］见图A4.13。图A3.13［题4.16］分析图P4.16电路，写出输出Z的逻辑函数式，并化简。CC4512为8选1数据选择器，它的逻辑功能表如表P4.16所示。DISINH%%A口Y0a000DO00001DI00010D200011D300100D400101D500110D60a111D701XXX01XXXX高阻表P4.16CC4512的功能表A10D二74LS151D6D5D4D3DDDS1图A4.16［解］Z=D(mo+Dm^+D7m7=DCBA+DCBA+CBA+DCBA+DCBA+DCBA一DB+CBA+DBA试写出输出Z与输[题4.17]图P4.17是用两个4选1数据选择器组成的逻辑电路，入M、N、P、Q之间的逻辑函数。已知数据选择器的逻辑函数式为Y=DAA+DAA+DAA+DAA试写出输出Z与输010110210310Qt-|t......・-P工N—MrN—MrSDDDDA3210D3"D0Z［解］Z=+J1--+WMQ+NMQP=NPQ+NPQ［解］Z=+［题4.18］试用4选1数据选择器74LS153产生逻辑函数Y=ABC+AC+BC［解］4选1数据选择器表达式为：Y=AAD0+AAD+AAD+AAD10101102103而所需的函数为_Y=ABC+AC+BC=ABC+ABC+ABC+ABC+ABC=AB-C+AB-1+AB-C+AB-C1=1,D2=C,D3=C与4选1数据选择器逻辑表达式比较，则令A=A，1=1,D2=C,D3=C174LS153图A4.181［题4.19］用8选1数据选择器74HC151（参见图4.3.24）产生逻辑函数Y=ACD+ABCD+BC+BCD［解］令A=A2，B=A/C=A0，D=D0〜D7，将Y写成最小项之和的形式，找出与8选1数据选择器在逻辑上的对应关系，^定D0〜g所接信号。Y=AB•CD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD气=D4=D，D2=D，D3=D6=D7=1=ABC•D+ABC•D+ABC•1+AB•C•D+ABC•1+ABC•1则Do=D5=0如图A4.19所示。气=D4=D，D2=D，D3=D6=D7=1A10A10D日74LS151D6D5D4D3DDDS图A4.19［题4.20］用8选1数据选择器74HC151（参见图4.3.24［题4.20］Y=AC+ABC+A•BC［解］将Y变换成最小项之和形式。Y=AC+ABC+ABC=ABC•1+ABC•1+ABC•1+ABC•1令A=A2，B=A1，C=A0，凡Y中含有的最小项，图A4.20［题4.21］设计用3个开关控制一个电灯的逻辑电路，要求改变任何一个开关的状态都控制电灯由亮变灭或由灭变亮。要求用数据选择器来实现。［解］以A、B、C表示三个双位开关，并用0和1分别表示开关的两个状态。以r表

示灯的状态，用1表示亮，用0表示灭。设ABC=000时Y=0,从这个状态开始，单独改变任何一个开关的状态Y的状态要变化。据此列出Y与A、B、C之间逻辑关系的真值表。如表A4.21所示。表A4.21ABCYABCY00000110001110100101110010011111从真值表写出逻辑式Y=^BC+ABC+ABC+ABC取4选1数据选择器，令A］=A，A0=B，D0=D3=C，D=D2=C，即得图A4.21。A——BYAA174LS153A0DDDD11...•■：.C图A4.21［题4.22］人的血型有A、B、AB、。四种。输血时输血者的血型与受血者血型必须符合图P4.22中用箭头指示的授受关系。试用数据选择器设计一个逻辑电路，判断输血者与受血者的血型是否符合上述规定。(提示：可以用两个逻辑变量的4种取值表示输血者的血型，用另外两个逻辑变量的4种取值表示受血者的血型。)图p4.22［解］以MN的4种状态组合表示输血者的4种血型，并以PQ的4种状态组合表示受血者的4种血型，如图A4.22(a)所示。用Z表示判断结果，Z=0表示符合图A4.20(a)要求，Z=1表示不符合要求。据此可列出表示Z与M、N、P、Q之间逻辑关系的真值表。从真值表写出逻辑式为Z=MNPQ+MNPQ+MNPQ+MNPQ+MNPQ+MNPQ+MNPQ=MNP-Q+MNP-Q+MNP-Q+MNP-Q+MNP-1+MNP-Q+MNP-0+MNP其真值表如表A4.22所示。表A4.22MNPQZMNPQZ0000010001000111001100100101000011110111

0100111000101011010110011100111111110000令A=M,A=N,A=P，并使DuD/D^D—Q,D=Q,D=1,D=D=0，则得到图A4.22(b)21001352467电路。MNPQ(00)A二-~>A(00)(01)MNPQ(00)A二-~>A(00)(01)B^\才B(01)(10)ABg^^AB(10)(11)O^^—O(11)(a)MN-PQ图A4.22DYW74LS151DDDDDDDS［题4.23］用8选数据选择器74HC151（参见图4.3.24）设计一个组合逻辑电路。该电路有3个输入逻辑变量4、B、C和1个工作状态控制变量M。当M=0时电路实现“意见一致”功能以、B、C状态一致时输出为1，否则输出为0），而M=1时电路实现“多数表决”功能，即输出与4、B、C中多数的状态一致。［解］根据题意可列出真值表，如表A4.23所示。以Z表示输出。Z=MZ=M侦再亍+ABC)+M侦BC+ABC+ABC+ABC)=ABC・M+ABC-0+AbC・0+ABC・M+ABC・0+ABC-M+ABC・M+ABC・1用74CC151接成的电路如图A4.23。其中A=A，A=B，A=C，D=M，D=D=D=0，D=D=D=M，D=1。，，，^*，^〜，，。21001243567M4BCZM4BCZ00001100000001010010001001010000110101110100011000010101101101100111010111111111由真值表写出逻Z=M（.辑式为—ABC+ABC)+M^ABC+ABC+ABC+ABC)8选1数据选择器的输出逻辑式为Z=ZaZ.D+ZAA-D+如不-D+ZAA-D2100210121022103+AaZ・D+AAA-D+AAT・D+AAA-D2104210521062107将要求产生的函数式化为与数据选择器输出函数式完全对应的形式，得到

A10D774LS151A10D774LS151牛DDDDDDs1L[题4.24]用8选1数据选择器设计一个函数发生器电路，它的功能表如表P4.24所示。表P4.24输入输出S1S0Y00AB01A+B10A©B11A［解］由功能表写出逻辑式Y=SSAB+Ss(A+B)+sS(A㊉B)+SSATOC\o"1-5"\h\z10101010=SSAB+SsA+SsB+SSAb+SSab+SSA1010101010108选1数据选择器的输出逻辑式为Y==AAAD+AAA-D+AAA-D+AAA-D00_2101022103+AAA-D+AAA-D+AAA-D+AAA-D104210521062107将要求产生的函数式化为与数据选择器输出函数式完全对应的形式，得到y=SSab+Ssa+Ssab+Ssab+sSab+sSAB+ssA121010__10_1010_0__=S如A.0+SSA-B+SsA-B+SsA-1+SSa-B+SSa-B+SSA-1+SSA-01010101010101010令A2=令A2=S1，A1=S0，Aq=A，图A4.24[题4.25]试用4位并进行加法器74LS283设计一个加/减运算电器。当控制信号M=0时它将两个输入的4位二进制数相加，而M=1时它将两个输入的4位二进制数相减。允许附加必要的电路。［解］被加数用A表示，从74LS283的AAAA端接入；加数用C表示，从74LS283210的B3B2B1B0端接入。3电路如图A4.25。M=0时，S=A+B+C=A+C,即SSSS=AAAA+CCCC，此时令

，，I<3210<3210<3210C［=M=0、B=C即可M=1时，S=A+B+匕=A-C,即SrS、S“S尸AAAA-CCCC„321032103210=AAAA+tCCC^］补32103210个|、此时令C=M=1、B=-C=C补即可。为此，将74LS283的进位输入端C,接控制信号M，加数的输入端接一异或门，所接电路图如图JT4-240所示。S3S2S1S0CO74LS283CIAdA1AoCCCC3210A3A2AdA1AoCCCC3210［题4.26］能否用一片4位并行加法器74LS283将余3代码转换成8421的二十进制代码？如果可能，应当如何连线？［解］由第一章的表1.5.1可知，从余3码中减去3(0011)即可能得到8421码。8421BCD码=余3码-0011设相加(减)的两个数均为正整数；被加数为A=AAAA，从74LS283的AAAA32103210端接入；加数为C=CCCC，从74LS283的BBBB端接入；相加时，应使A和C直32103210接相加；相减时，应使A和C的补码相加。本题，AAAA=余3码，CCCC=0011，要利用74LS283实现，实现原理如下：32103210SSSS=AAAA-001132103210SSSS=AAAA+(0011)TOC\o"1-5"\h\z32103210补SSSS=AAAA+(0011)+132103210反SSSS=AAAA+110132103210于是得到图A4.26电路。

8421BCD码S3S2S1S0：O74LS283C&鱼鱼&BBBBo—余3码1—图A4.26［题4.27］试利用两片4位二制并行加法器74LS283和必要的门电路组成1位二一十进制加法器电路。（提示：根据BCD码中8421码的加法运算规则，当两数之和小于、等于9（1001）时，相加的结果和按二进制数相加所得到的结果一样。当两数之和大于9（即等于1010~1111）时，则应在按二进制数相加的结果上加6（0110），这样就可能给出进位信号，同时得到一个小于9的和。）［解］当两个8421BCD码相加时，每个数都不会大于9（1001），考虑低位的进位，最大的和为9+9+1=19。当用4位二进制加法器74283完成这个加法运算时，加法器输出的是4位二进制数表示的和，而不是BCD码表示的和。因此，必须将4位二进制数表示的和转换成8421BCD码。（1）和数一览表如表A4.27（a）所示表A4.27(a)用十进制按BCD码相加的结果按二进制数相加的结果二进制数加6修正的结果表示的和CSSSSnCSSSScCSSSSO13210O13210O23210000000000000000010000100001000012000100001000010300011000110001140010000100001005001010010100101600110001100011070011100111001118010000100001000901001010010100110100000101010000111000101011100011210010011001001013100110110110011141010001110101001510101011111010116101101000010110171011110001101111811000100101100019110011001111001将0〜19的二进制数和与用8421BCD码表示的和进行比较发现，当和数＜1001（9）时，二进制码与8421BCD码相同；当数＞1001时，只要在二进制和上加0110（6）就可以把二进制和转

换为8421BCD码的和，同时产生进位输出。这一转换可以由一个修正电路来完成。(2)修正电路的设计设计修正电路，先列设计一览表，见表JT4-25(b).表A4.27(b)第2片74LS83的输入第2片74LS83的输出CO19岛S15。修正值两个8421BCD码相加的和AoA。AAnBBBB°C555532103210O232100000000000000000001000000001000100000000100001100000001100100000000100001010000001010011000000011000111000000111010000000010000100100000100101010011010000010110110100010110001101001001101011010011011100110101000111101101010110000011010110100010110101111001001101100010011011011001由表A4-27(b)可写出修正函数{B(CAAAA)=B=03*O13210)0B(CAAAA)=B=Ym(10~19)2、O13210)1乙约束项：事=(20〜31)用卡诺图化简修正函数，化简过程如图A4.27(c)所示，结果得B2*i=Coi+A气+A4从表A4.27(b)还可看出，两个8421BCD码相加时的进位CO等于A2或A】。根据式A4.27b和上述分析画电路图，如图A4.27(d)所示。

8421BCD码图A4.27(c)A3A2A1A0B3