微机原理-课件第6章存储器

第6章存储器6.1半导体存储器的分类6.2读写存储器（RAM）6.3现代RAM6.4只读存储器（ROM）微型计算机的存储结构寄存器——位于CPU中主存——由半导体存储器(ROM/RAM)构成辅存——指磁盘、磁带、磁鼓、光盘等大容量存储器，采用磁、光原理工作高速缓存(CACHE)——由静态RAM芯片构成CPU（寄存器）CACHE（高速缓存）主存（内存）辅存（外存）本章介绍半导体存储器及组成主存的方法6.1半导体存储器的分类按制造工艺分类双极型：速度快、集成度低、功耗大MOS型：速度慢、集成度高、功耗低按使用属性分类随机存取存储器RAM：可读可写、断电丢失只读存储器ROM：只读、断电不丢失半导体存储器的分类半导体存储器只读存储器（ROM）随机存取存储器（RAM）双极型RAM静态RAM（SRAM）动态RAM（DRAM）非易失RAM（NVRAM）掩膜式ROM一次性可编程ROM（PROM）紫外线擦除可编程ROM（EPROM）电擦除可编程ROM（EEPROM）6.1.1读写存储器RAM类型构成速度集成度应用SRAM触发器快低小容量系统DRAM极间电容慢高大容量系统NVRAM带微型电池快低小容量非易失6.1.2只读存储器ROM掩膜ROM：信息制作在芯片中，不可更改PROM：允许一次编程，此后不可更改EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写FlashMemory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）进行擦除6.2读写存储器（RAM）6.2.1基本存储电路6.2.2RAM的结构6.2.3RAM与CPU的连接6.2.464KB动态RAM存储器6.2.1基本存储电路1、六管静态存储电路2、单管存储电路

基本存储电路是组成存储器的基础和核心，它用来存储一位二进制信息：“0”或“1”。在MOS存储器中，基本存储电路分为静态存储电路和动态存储电路两大类。六管基本存储电路列选线Y数据线D数据线D’T8T7行选线XT1T5T2T6T4T3VDDBA6管基本存储单元列选通I/OI/O单管基本存储电路C2C1行选线列选线数据线T2T1单管基本存储单元地址寄存地址译码存储体控制电路AB数据寄存读写电路DBOEWECS6.2.2RAM的结构① 存储体——存储器芯片的主要部分，用来存储信息。② 地址译码电路——根据输入的地址编码来选中芯片内某个特定的存储单元。③ 数据缓冲电路——数据输入输出通道。④ 片选和读写控制逻辑——选中存储芯片，控制读写操作。①存储体每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据。存储容量与地址、数据线根数有关：

芯片存储容量 ＝存储单元数目×每单元存储位数 ＝2M×N M：芯片的地址线根数

N：芯片的数据线根数②地址译码电路译码器A5A4A3A2A1A06301存储单元64个单元行译码A2A1A0710列译码A3A4A501764个单元单译码结构双译码结构③片选和读写控制逻辑片选端-CS或-CE：有效时，允许对该芯片进行访问操作。该控制端一般与系统的高位地址线相关联，连接时有多种处理方法：全译码/部分译码/线选等。输出控制-OE：控制读操作。有效时，芯片内数据输出。该控制端一般连接系统的读控制线。写允许控制-WE：控制写操作。有效时，数据进入芯片中。该控制端一般连接系统的写控制线。一个实际的SRAM芯片2114存储容量为1024×418个引脚：10根地址线A9～A04根数据线I/O4～I/O1片选-CS读写-WE123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4-WEA6A5A4A3A0A1A2-CSGNDSRAM芯片的内部结构I/O行地址译码列地址译码A3A2A1A0A4A5A6A710015151-CS-OE-WE输入缓冲输出缓冲6管基本存储单元列选通SRAM2114的读周期数据地址TCXTODTTOHATRCTATCODOUT-WE-CSTA读取时间从读取命令发出到数据稳定出现的时间给出地址到数据出现在外部总线上TRC读取周期两次读取存储器所允许的最小时间间隔有效地址维持的时间TCO:片选到输出稳定时间TCX:片选到输出有效时间TOTD:从断开片选到输出变为三态时间TOHA:地址改变后的维持时间SRAM2114的写周期

TWCTWRTAW数据地址TDTWTWDOUT

DINTDWTDH-WE-CSTW写入时间从写入命令发出到数据进入存储单元的时间写信号有效时间TWC写入周期两次写入存储器所允许的最小时间间隔有效地址维持的时间TWR:写恢复时间TDTW:从写信号有效到输出三态的时间TDW:数据有效时间TDH:数据保持时间(写信号无效后)6.2.3RAM与CPU的连接

在微型计算机中，CPU对存储器进行读写操作，首先要由地址总线给出地址信号，然后要发出相应的是读还是写的控制信号，最后才能在数据总线上进行信息交流。所以，RAM与CPU的连接，主要有以下三个部分：

(1)地址线的连接；

(2)数据线的连接；

(3)控制线的连接。

用1k*4的片子2114组成2k*8的存储器——需4个芯片地址线——（211=2048）需11根（片内10根，片选1根）数据线——8根控制线——IO/M和WR全译码

A10A11-A15线选译码方式1.存储芯片数据线的处理若芯片的数据线正好8根：一次可从芯片中访问到8位数据全部数据线与系统的8位数据总线相连若芯片的数据线不足8根：一次不能从一个芯片中访问到8位数据利用多个芯片扩充数据位（数据宽度）这种扩充方式称“位扩充”位扩充2114（1）A9～A0I/O4～I/O1片选D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I/O1CECE两片同时选中数据分别提供2.存储芯片地址线的连接芯片的地址线通常应全部与系统的低位地址总线相连寻址时，这部分地址的译码是在存储芯片内完成的，我们称为“片内译码”片内译码地址线A9～A0存储芯片存储单元片内译码000H001H002H…3FDH3FEH3FFH00…0000…0100…10…11…0111…1011…11（16进制表示）A9～A0片内10位地址译码10位地址的变化：全0~全13.存储芯片片选端的译码存储系统常需要利用多个存储芯片进行容量的扩充，也就是扩充存储器的地址范围，这种扩充简称为“地址扩充”或“字扩充”。进行“地址扩充”时，需要利用存储芯片的片选端来对存储芯片（芯片组）进行寻址。通过存储芯片的片选端与系统的高位地址线相关联来实现对存储芯片（芯片组）的寻址，常用的方法有：全译码——全部高位地址线与片选端关联（参与芯片译码）部分译码——部分高位地址线与片选端关联（参与芯片译码）线选法——某根高位地址线与片选端关联（参与芯片译码）片选端常有效——无高位地址线与片选端关联（不参与芯片译码）地址扩充（字扩充）片选端D7～D0A19～A10A9～A0（2）A9～A0D7～D0-CE（1）A9～A0D7～D0-CE译码器

低位地址线高位地址线片选端常有效A19～A15A14～A0全0～全1D7～D027256EPROMA14～A0CE片选端常有效与A19～A15无关⑴译码和译码器译码：将某个特定的“编码输入”翻译为唯一的一个“有效输出”的过程。译码器件：采用门电路组合逻辑进行译码采用集成译码器进行译码，常用的器件有：2-4（4选1）译码器74LS1393-8（8选1）译码器74LS1384-16（16选1）译码器74LS154对芯片的寻址方法：全译码

——所有系统高位地址线参与对芯片的寻址部分译码——部分系统高位地址线参与对芯片的寻址线选译码——用1根系统的高位地址线选中芯片片选端常有效——无系统的高位地址线据参与对芯片的寻址译码的概念N位编码输入2N位译码输出唯一有效的输出其余均无效译码器门电路译码A1A0Y0Y1Y2Y3A19A18A17A16A15（b）（a）A0Y0Y1Y低电平有效高电平有效（c）译码器74LS13812345678910111213141516ABCE1E2E3Y7GNDY6Y5Y4Y3Y2Y1Y0Vcc74LS138引脚图Y0Y1Y2Y3Y4Y5Y6Y7E3E2E1CBA74LS138原理图示例74LS138连接示例E3E2E1CBAY0Y1Y2Y3Y4Y5Y6Y774LS138＋5VA19A18A17A16A15若A19A18A17A16A15输入“00101”，哪个输出端有效？若A19A18A17A16A15输入“00111”，哪个输出端有效？若A19A18A17A16A15输入“10101”，哪个输出端有效？⑵全译码所有的系统地址线均参与对存储单元的译码寻址包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码）采用全译码，每个存储单元的地址都是唯一的，不存在地址重复译码电路可能比较复杂、连线也较多全译码示例A19A18A17A15A14A13A16CBAE3138

A12～A0CEY6E2E1IO/-M27648K×800011100000000000000000111011111111111111C000H1DFFFH⑶部分译码只有部分（高位）地址线参与对存储芯片的译码每个存储单元将对应多个地址（地址重复），需要选取一个可用地址可简化译码电路的设计但系统的部分地址空间将被浪费部分译码示例138A17

A16A11～A0A14

A13A12(4)(3)(2)(1)2732273227322732CBAE3-E2-E1IO/-M-CE-CE-CE-CE-Y0-Y1-Y2-Y3请看地址分析4K×8部分译码示例——地址分析1234芯片××10×××10×××10×××10×A19～

A1520000H～20FFFH21000H～21FFFH22000H～22FFFH23000H～23FFFH全0～全1全0～全1全0～全1全0～全1000001010011一个可用地址A11～A0A14～

A12部分译码存在重复地址⑷线选译码只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）虽构成简单，但地址空间严重浪费必然会出现地址重复一个存储地址会对应多个存储单元多个存储单元共用的存储地址不应使用线选译码示例A14A12～A0A13(1)2764(2)2764

CECE线选译码示例——地址分析12芯片××××××××××A19～

A1504000H～05FFFH02000H～03FFFH全0～全1全0～全11001一个可用地址A12～A0A14A13切记：A14A13＝“00”的情况不能出现，此时00000H～01FFFH的地址将不能使用片选端译码小结存储芯片的片选控制端可以被看作是一根最高位地址线在系统中，主要与地址发生联系：包括地址空间的选择（接系统的IO/-M信号）和高位地址的译码选择（与系统的高位地址线相关联）对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用4.存储芯片的读写控制芯片-OE与系统的读命令线相连当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线芯片-WE与系统的写命令线相连当芯片被选中、且写命令有效时，允许总线数据写入存储芯片综合举例——一个综合性例子(最大组态)

-CS1

A12

-OECS26264A11~A0-WE138CBA-Y0-Y1-Y2E3-E2-E3+5VA17A16A11~A0D7~D0A12A15A14A13-MEMR-MEMW+5VCS2

-CS1A12

-OED7~D0D7~D06264A11~A0-WE

-CE-OE

2732A11~A0D7~D0

-CE-OE

2732A11~A0D7~D0综合举例——地址分析000001010010A15

～A1300000H～01FFFH02000H～03FFFH04000H～04FFFH05000H～05FFFH一个可用地址XX00XX00XX00XX00A19～

A166264-16264-22732-12732-2芯片全0～全1全0～全1A12A11～A0全0～全1全0～全1018选1译码2选1译码通过与门组合这2个译码输出信号5存储芯片与CPU的配合存储芯片与CPU总线的连接，还有两个很重要的问题：CPU的总线负载能力CPU能否带动总线上包括存储器在内的连接器件存储芯片与CPU总线的时序配合CPU能否与存储器的存取速度相配合(1)总线驱动CPU的总线驱动能力有限单向传送的地址和控制总线，可采用三态锁存器和三态单向驱动器等来加以锁存和驱动双向传送的数据总线，可以采用三态双向驱动器来加以驱动(2)时序配合分析存储器的存取速度是否满足CPU总线时序的要求如果不能满足：考虑更换芯片在总线周期中申请插入等待周期TW时序配合是连接中的难点6.2.464KB动态RAM存储器

从使用的角度看，要求RAM的容量越来越大；而超大规模集成电路技术的发展，也使大容量的RAM成为可能。为了便于说明以16K×1位的芯片为例，虽然，这样的芯片在桌面机中已很少使用，但其内部结构仍具有典型性（64MB、128MB、256MB的芯片其工作原理与64KB的是一样的）。动态RAM的特点DRAM的基本存储单元是单个场效应管及其极间电容必须配备“读出再生放大电路”进行刷新每次同时对1行的存储单元进行刷新每个基本存储单元存储1位二进制数许多个基本存储单元形成行、列存储矩阵DRAM一般采用“位结构”存储体：每个存储单元存放1位需要8个存储芯片构成1个字节存储单元每个字节存储单元拥有1个唯一地址动态RAM的存储结构单管基本存储电路C2C1行选线列选线数据线T2T1单管基本存储单元DRAM芯片的内部结构T5T4T3T2T1VDD读出再生放大电路列128列2DINDOUT列1行128行66行65行64行2行1I/O缓冲单管基本存储单元读出再生放大电路DRAM芯片4116存储容量为16K×116个引脚：7根地址线A6～A01根数据输入线DIN1根数据输出线DOUT行地址选通-RAS列地址选通-CAS读写控制-WEVBBDIN-WE-RASA0A2A1VDDVSS-CASDOUTA6A3A4A5VCC123456781615141312111094116的内部结构128128C0R064选1译码128选1译码写时钟-CAS-WE-RAS0012763A6~A0DINDOUT脉冲发生脉冲发生2选1译码列地址缓冲行地址缓冲读出输出缓冲输入缓冲再生放大存储体-R0-C0DRAM4116的读周期存储地址需要分两批传送:行地址选通信号-RAS有效，开始传送行地址，-RAS相当于片选信号随后，列地址选通信号-CAS有效，传送列地址读写信号-WE读有效数据从DOUT引脚输出DRAM4116的读周期DOUT地址TCACTRACTCAHTASCTASRTRAHTCASTRCDTRASTRC行地址列地址-WE-CAS-RASDRAM4116的写周期存储地址需要分两批传送:行地址选通信号-RAS有效，开始传送行地址随后，列地址选通信号-CAS有效，传送列地址读写信号-WE写有效数据从DIN引脚进入存储单元DRAM4116的写周期TWCSTDS列地址行地址地址-TDHTWRTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWE-CAS-RASDRAM4116的刷新采用“仅行地址有效”方法刷新:行地址选通-RAS有效，传送行地址列地址选通-CAS无效，没有列地址芯片内部对1行中所有的存储单元进行刷新没有数据从芯片中输出，也没有数据输入芯片系统中所有动态存储芯片的同一行同时得到刷新每隔固定的时间（约15uS）DRAM必须进行一次刷新，2毫秒（128次）可将DRAM全部刷新一遍DRAM4116的刷新TRCTCRPTRAS高阻TASRTRAH行地址地址DIN-CAS-RASDRAM芯片2164存储容量为64K×116个引脚：8根地址线A7～A01根数据输入线DIN1根数据输出线DOUT行地址选通-RAS列地址选通-CAS读写控制-WENCDIN-WE-RASA0A2A1GNDVSS-CASDOUTA6A3A4A5A7123456781615141312111096.3现代RAMEDODRAMSDRAMDDR-SDRAMRDRAM扩展数据输出动态随机访问存储器同步动态随机访问存储器双倍数据速率－同步动态随机访问存储器突发存储的高速动态随机访问存储器与系统总线的时钟同步工作。可以在时钟脉冲的上升沿和下降沿都传输数据，速率倍增为2倍6.4只读存储器(ROM)

只读存储器(ReadOnlyMemory,ROM)：内容只可读出不可写入，最大优点是所存信息可长期保存，断电时，ROM中的信息不会消失。主要用于存放固定的程序和数据，通常用它存放引导装入程序。

半导体存储器RAMROMSRAMDRAM掩膜ROMPROMEPROMEEPROMFlashROM掩膜ROM在出厂前由芯片厂家将程序写到ROM里，以后永远不能修改。00可编程的ROM(Programmable-ROM，PROM)二极管破坏型PROM存储器在出厂时，存储体中每条字线和位线的交叉处都是两个反向串联的二极管的PN结，字线与位线之间不导通，此时，意味着该存储器中所有的存储内容均为“1”。如果用户需要写入程序，则要通过专门的PROM写入电路，产生足够大的电流把要写入“1”的那个存储位上的二极管击穿，造成这个PN结短路，只剩下顺向的二极管跨连字线和位线，这时，此位就意味着写入了“1”。读出的操作同掩模ROM。熔丝式PROM用户编程时，靠专用写入电路产生脉冲电流，来烧断