计算机系统结构试题及答案(六)

计算机系统结构试题及答案第一部分选择题一、单项选择题本大题共10小题，每小题1分，共10分）ABC.虚拟机器D.实际机器P40A•B•C.系列机软件必须保证向前兼容，力争向上兼容D.系列机软件必须保证向下兼容，力争向后兼容prp63mA2pB.2p-1C.2p-1D.2p-1-1是p73A地址最低位为0B.地址最高位为0C.该信息宽度的一半D.该信息宽度的整数倍A存储器最大的传输速率存储器连续访问时的频宽存储器的实际传输速率p111ftogN-|B.1+ogN-|C.2+lo^N-D.3+lo^N-ACPUBC程序设计语言D.程序的局部性A内容B.地址C速度D.周期A交换开关B.纵横交叉开关C.单总线D.多总线A单指令流多数据流多指令流单数据流多指令流多数据流第二部分非选择题10220请在答题卡上作答。11.

软件的功能可以用―硬件或_―固件――实现。12.

指令由―操作码和一地址码两部分组成。p7513.计算机应用可归纳为向上升级的4类：数据处理、―信息处理―知识处理和智能处理。p44~p4514 浮点数下溢处理的精度损失对―系统程序和―应用程序设计者都是透明的。p6915. 块的大小、组相联的-组数和组内的-块数，可以保证有较高的命中率。

适当选择好Cache的容量、16. 体多字和―多体单字―多体多字的交叉访问主存系统被称为并行主存系统。p1

能够并行读出多个CPU字的单17. 功能分配实质上是中断一处理程序软件和中断一响应硬件的功能分配。p107

中断系统的软、硬件18 页式存储是把一主存空间和一程序空间都机械地等分成固定大小的页，按页顺序编号。p13119.主存空间数据相关是相邻两条指令之间出现对主存同一单元要求―先写而后读的关联。20 将二维数组中各元素在存储器中一错位存放可以使行或列的各元素都能并行访问，但会造成一主对角线上各元素的并行访问冲突。5630请在答题卡上作答。简述指令字格式优化的措施。p80答：⑴采用扩展操作码，并根据指令的频度Pj的分布状况选择适合的编码方式，以缩短操作码的平均码长；⑵采用多种寻址方式，以缩短地址码的长度，并在有限的地址长度内提供更多的地址信息；⑶采用0、1、2、3等多种地址制，以增强指令的功能；⑷在同种地址制内再采用多种地址形式，让每种地址字段可以有多种长度，且让长操作码与短操作码进行组配；⑸在维持指令字在存储器中按整数边界存储的前提下，使用多种不同的指令字长度。简述引入数据表示的原则。p61答：⑴看系统的效率是否有显著提高，包括实现时间和存储空间是否有显著减少；实现时间是否减少又主要看主存和处理机之间传递的信息量是否减少；⑵看引入这种数据表示后，其通用性和利用率是否提高。如果只对某种数据结构的实现效率高、而对其他数据结构的实现效率低，或应用较少，将导致性价比下降。简述数组多路通道的数据传输方式。p119答：数组多路通道在每选择好一台设备后，要连续传送完固定K个字节的成组数据后，才能释放总线，通道再去选择下一台设备，再传送该设备的K个字节。如此，以成组方式轮流交叉地为多台高速设备服务。设备要想传送N个字节，就需要先给^/K~1次申请使用通道总线才行。简述机群系统相对于传统的并行系统的优点。答:⑴系统有高的性能价格比；⑵系统的开发周期短；⑶系统的可扩展性好；⑷系统的资源利用率高；⑸用户投资风险小；⑹用户编程方便。简述SIMD答：⑴结构不要过于复杂，以降低成本；⑵互联要灵活，以满足算法和应用的需求；⑶处理单元间信息交换所需传送步数尽可能少，以提高速度性能；⑷能用规整单一的基本构件组合而成，或经多次通过或多级连接来实现复杂的互联，使模块性好，以便于用VLSL实现并满足系统的可扩展性。四、简单应用题（本大题共2小题，每小题10分，共20分）请在答题卡上作答。给出N=826⑴写出互连函数关系。⑵如果采用omega网络，需几次通过才能完成此变换？。。0。。1。。2。。3。。4。。5。。6。。726解：⑴互联函数关系：f（pPP）=PPP10 012。5⑵如果处理单元设有屏蔽位控制硬件，可让PE5

、PE2、

和PE7

均处于屏蔽，4PE.PE、PE和PE为活跃，只需要在omega网络上通过一次，传输路径无冗余。43 6如果处理单元未设置屏蔽位控制硬件，就需要在omega网络上通过两次，此时，传输路径就会出现很多冗余。3（其中最低位为下溢处理的附加位）经ROM20的ROM表，列出ROM解：3位数的ROM下溢处理表共有23=8个地址，地址码为0~111,每个地址存放一个处理结果。下溢处理平均处理误差接近于0的ROM处理表如图27所示地址010100111101110111内容01011010111111图27五、综合应用题本大题共2小题，每小题10分，共20分)请在答题卡上作答。如果通道在数据传送期中，选择设备的时间［10s,传送一个字节数据需要的时间TD为s。5281024挂？哪些设备不可挂？设备设备设备速率ABCDEF1/0.11/0.61/0.21/0.251/0.81/0.55f/B•s.-1题28表A~设备的速率•匕戟. =l/T解：⑴低速设备每隔5发出一个字节的数据传送请求，挂低速设备的通道应按字节多路通道方工作，极限流量 byte •匕戟. =l/T如果所挂的台数为m，设备的速率4实际就是设备发出的字节传送请求的间隔时间的倒。数，相同设备，速率之和为mf 为了不丢失信息，应满足：。l/(TTmf于是m应满足：m<1/侦+*)•f=5/(10+0.5)=48所以至多可挂48台低速设备。⑵如题皿表质示为低速设备，此通道是逸择通道”如舞通道上挂有尽台没备，痍选择通道的极限流量为：=3==限制通道上防挂的设备波率fW171°即：£弼抵K分)报密题涉表虱包,只能挫取知F分设备因为速率超过Jgy,所以不C1分)有以下FORK、JOIN10U=A+BFORK3020V=U/BJOIN2GOTO4030W=A*UJOIN240FORK6050X=W-VJOIN2GOTO7060Y=W*UJOIN270Z=X/Y假设现为两台处理机，除法速度最慢，加、减法速度最快，画出该程序在两台处理机上运行时的资源时空图。解：如答29图。•答豹图计算机系统结构试题及答案一、选择题2选）（CPU）是内存读取一条指令字的最短时间。（多线程、多核）技术体现了计算机并行处理中的空间并行。（冯诺伊曼、存储程序）同存储在存储器里。（计算机体系结构）是机器语言程序员所看到的传统机器级所具有的属性，其实质是确定计算机系统中软硬件的界面。（控制器）的基本任务是按照程序所排的指令序列，从存储器取出指（流水线）技术体现了计算机并行处理中的时间并行。（数据流）是执行周期中从内存流向运算器的信息流。（指令周期）是取出并执行一条指令的时间。1958（晶体管）10.1960（小规模集成电路、中规模集成电路）作为电子器件。11.1970年代开始出现的第四代计算机，使用（大规模集成电路、超大规模集成电路）作为电子器件。CacheLRU算法、随机替换）。Cache（硬件）实现，因而对程序员是透明的。Cache是介于CPU（主存、内存）之间的小容量存储器，能高速地向CPUCache（SRAM）组成。CPU（程序控制、操作控制、时间控制、数据加工）。CPU：（合控制方式）反映了时序信号的定时方式。CPU：（在功能部件内部采用同步控制方式、在功能部件之间采用异步控制方式、在硬件实现允许的情况下，尽可能多地采用异步控制方式）。CPU（固定时序控制方式、无应答控制方式）。CPU（。EPROM（光擦可编程只读存储器）。MOS（DRAM）可大幅度提高集成度，但由于（刷新）操作，外围电路复杂，速度慢。MOS（SRAM）的外围电路简单，速度（快），但其使用的器件多，集成度不高。RISC（CPU寄存器、强调对指令流水线的优化）。奔腾CPU212整数指令，也可发射条浮点指令。奔腾CPU1行完毕。而对于用微程序实现的指令，也在（2、3）个时钟周期内执行完毕。奔腾CPU的外部中断是由CPU（屏蔽中断、非屏蔽中断）。奔腾CPU（执行异常、执行软件中断指令）。奔腾CPUIntel（超标量）流水处理器。程序控制类指令的功能是（改变程序执行的顺序）。CPUCache（主存、内存）平均读出时间尽可能接近Cache从执行程序的角度看，最低等级的并行是（指令内部）并行。从执行程序的角度看，最高等级的并行是（作业级、程序级）并行。（主存储器。CPUCPU（数据、从主存读出指令）（。（CPU、厂家）开发标准。当执行指令时，CPU（递增）程序计数器的内容，使其始终保39.到目前为止，使用最为广泛的计算机形态是：（嵌入式计算机）堆栈是一种特殊的数据寻址方式，基于LIFO）原理。堆栈寻址方式中，设ASP示的栈顶单元。如果进栈操作的动作顺序是（A）TM

SP，（SP）-1TSPSP，那么出栈操作的动作顺序应为（（SP）+1TSP,（MSP

）-A）O冯诺伊曼体系结构的计算机具有共同的基本配置，即具有几大部件：运算器、控制器、）。（。冯诺依曼型计算机的设计思想是（）。（同一时间间隔内发生。（同一时刻发生。计算机的专用和通用是根据计算机的（效率、速度、价格、运行的经济性和适应性）来划分的。寄存器堆栈是（CPU）中设置的一组专门用于堆栈的寄存器。具有相同（计算机体系结构）的计算机，可以采用不同的（计算机组成）。开发RISC：（处理器的性能、提高处理器的执行效率、降低处理器的开发成本）。51.流水CPU通常由（指令部件、指令队列、执行部件）等几个部分组成，这几个功能部件可以组成一个多级流水线。奇偶校验无法检测（偶数个、偶数个）（位置、内容）。取出和执行任何一条指令所需的最短时间为个CPU世界上第一台通用电子数字计算机ENIAC（电子管）作为电子器件。适配器的作用是保证）用计算机系统特性所要求的形式发送或接收信息。双端存储器是一种高速工作的存储器，指同一个存储器具有两组相互独立的（读写）控制线路，可以对存储器中（任何）位置上的数据进行独立的存取操作。通用计算机可分为（超级计算机、大型机、服务器、工作站）、微型机和单片机。微程序控制器的基本思想是：将微操作控制信号按一定规则进行编码，形成（微指令），存放到一个只读存储器里。当机器运行时，一条又一条地读出它们，从而产生全机所需要的各种操作控制信号，使相应部件执行所规定的操作。为了解决多个主设备同时（竞争）总线（控制）权的问题，必须具有方。示。要求的操作，CPU（指令译码器）相对于硬布线控制器，微程序控制器的优点在于（结构比较规整、复杂性和非标准化程度较低、增加或修改指令较为容易）。相联存储器是以（关键字、内容）来访问存储器的。虚拟存储器可看作是一个容量非常大的（逻辑）存储器，有了它，用户无需考虑所编程序在（主存）中是否放得下或放在什么位置等问题。虚拟地址空间的大小实际上受到（辅助存储器）容量的限制。虚拟地址由（编译程序）生成。—个计算机系统可以在不同的并行等级上采用流水线技术。按照流水的级别，流水线可分类为（宏流水线）。—条机器指令是由若干条（微指令）器指令的总和便可实现整个指令系统。—条机器指令是由若干条微指令组成的序列（通常叫做（微程序来实现的，而机器指令的总和便可实现整个指令系统。一条指令中的操作数地址，可以有1、23）个。—种（计算机组成）可以采用多种不同的（计算机实现）。4）。4）。以下关于流水线技术的描述中，正确的是（就一条指令而言，其执行速度没有加快、就程序执行过程的整体而言，程序执行速度大大加快、适合于大量的重复性的处理）。以下句子中，正确的是成品CPUCPU）。以下句子中，正确的是（各条指令的取指阶段所用的CPU相同的、由于各条指令的功能不同，指令的执行阶段所用的CPU是各不相同的）。（一条指令的取出阶段需要1CPU1个CPU）。WAWLADR6,B;M（B）R6,M（B）是存储器单元MULR6,R7;（R6）x（R7）R6（WAR）STAM（x）,R3;（R3）->M（x）,M（x）是存储器单元ADDR3,R4,R5;（R4）+（R5）->R3以下指令存在哪些类型的数据相关？（WAWMULR3,Rl,R2;（Rl）x（R2）->R3ADDR3,R4,R5;（R4）+（R5）->R3硬布线控制器的特点是（设计非常复杂，且代价很大、调试非常复杂，且代价很大、速度较快，主要取决于逻辑电路的延迟）。运算型指令的寻址与转移型指令的寻址，其不同点在于（前者取操作数，后者决定程序转移地址）。（定点不论溢出与否，其（最高）符号位始终指示正确的符号。CPU各种操作控制信号，以便正确地建立数据通路，从而完成（取指令、执行指令、分析指令、取操作数）的控制。CPU（下一条指令的地址）。CPU（程序计数器）。CPU（程序计数器、指令寄存器、指令译码器、时序发生器）和操作控制器组成。CPU（由主存读出的一条指令、由主存读出的一个数据字、向主存存入的一条指令、向主存存入的一个数据字）。CPU（辑运算）。CPU（状态条件寄存器）组成。CPU（当前指令）。CPU用来保存（标志位、条件码、中断信息、状态信息）。IEEE75432示的值是（1.M），这是因为规格化的浮点数的尾数域最左（最高有效位）总是（1），故这一位经常不予存储，而认为隐藏在小数点的左边，这可以使尾数表示范围多一位，达（24）位。在操作控制器中，（微程序控制器）是采用存储逻辑来实现的。在定点二进制运算器中，减法运算一般通过（补码运算的二进制加法器）来实现。RISC机器一定是流水CPU）。在对流水CPU（流水CPU济而实用的时间并行技术）。在计算机的流水处理过程中，要使流水线具有良好的性能，必须使流水线畅通流动，不发生断流。但由于流水过程中会出现（资源相关、数据相关、控制相关）等相关冲突，实现流水线的不断流是困难的。99.在计算机系统的层次结构中，（高级语言级、汇编语言级）采用符号语言。在计算机系统的层次结构中，（）采用二进制数语言。在计算机系统的层次结构中，属于软件级的是（语言级）。（。在计算机系统的层次结构中，属于硬件级的是（器语言级）。在计算机系统中，CPU外，还包括（DMAPPU）。在计算机中，（CPUCPU对主存的写入、输入设备与主存的数据交换、输出设备与主存的