2021年广州大学网络工程专业《计算机组成原理》科目期末试卷A(有答案)

2021年广州大学网络工程专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、下面关于计算机Cache的论述中，正确的是（）。Cache是一种介于主存和辅存之间的存储器，用于主存和辅存之间的缓冲存储CacheCache中最近访问过的字节Cache90%以上Cache2、下列关于虚拟存储器的说法，错误的是（）。A.虚拟存储器利用了局部性原理次数减少，可以提升操作速度换页次数增加，降低操作速度道程序共享3、当满足下列（）时，x>-1/2成立。x1l，x2~x41x11，x2~x4任意x10，x2~x41x10，X2~x4任意4、在原码两位乘中，符号位单独处理，参加操作的数是（）。A.原码B.绝对值的补码C.补码D.绝对值5-0.31258位移码编码为（）。A.D8H B.58H C.A8H D.28H6、关于总线的叙述，下列说法正确的是（）。总线忙信号由总线控制器建立计数器定时查询方式不需要总线同意信号请求方式、计数器查询A.仅I、III B.仅II，III 仅III D.仅II7、总线按连接部件不同可分为（）。A.片内总线、系统总线、通信总线B.数据总线、地址总线、控制总线C.主存总线I/O总线、DMA总线D.ISA总线、VESA总线、PCI总线8、假定机器M200MHzP在机器M12sP优4指令都换成了一条左移两位的指令，得到优化后的程序P。若在M上乘法指令的CPl为102，左移指令的CPl为z，P的执行时间是P”执行时间的1.2倍，则P中的乘法指令条数为（）。A.200万 B.400万 C.800万 D.1600万9、冯·诺依曼型计算机的设计思想主要有（）。1.存储程序Ⅱ.二进制表示Ⅲ.微程序方式局部性原A.I，ⅢB.Ⅱ，Ⅲ C.IⅡ，IⅣ D.I，IⅡ10、下列关于主存储器（MM）和控制存储器（CS）的叙述中，错误的是（）。A.MM在CPU外，CS在CPU内B.MM按地址访问.CS按内容访问C.MM存储指令和数据，CS存储位置D.MMRAMROM实现，CSROM实现11、下列说法中，正确的是（）。A.加法指令的执行周期一定要访存C.指令的地址码给出存储器地址的加法指令，在执行周期一定要访存D.指令的地址码给出存储器地址的加法指令，在执行周期一定不需要访存12R200200300的地址单元中存放的内容分300400，则（）。I.直接寻址200Ⅱ.寄存器间接寻址（R）Ⅲ.存储器间接寻址（200）Ⅳ.寄存器寻址RA.I、IⅣ B.ⅡⅢ 、IV D.只有Ⅳ13、用二地址指令来完成算术运算时，其结果一般存放在（）。A.其中一个地址码提供的地址中B.栈顶C.累加器（ACC）中D.以上都不对147200r/min8ms1000个扇区，则访问一个扇区的平均存取时间大约是（）。A.8.1ms B.12.2ms C.16.3ms D.20.5ms15、在具有中断向量表的计算机中，中断向量地址是（）。子程序入口地址中断服务程序入口地址D.例行程序入口地址二、填空题16、计算机系统中，根据应用条件和硬件资源不同，数据传输方式可采用： 传送、 传送和 、传送。17、存储器和CPU连接时，要完的连接的连接和 的连接，方能常工作。、从操作数的物理位置来说，可将指令归结为三种类型：存储-存储器型 19、外围设备大体分为输入设备，输出设备设备， 设备， 设备五大类。20、多个用户共享主存时，系统应提。通常采用的方法保护和 保护，并用硬件来实现。21、并行I/O接和串行I/O接口 是目前两个最具有权威性的标准接口技术。22、并行I/O接口 和串行I/O接口 是两个目前最具权威性和发展前景的准接23、计算机软件一般分为两大类：一类，另一类操作系统属于 类。24、微程序设计技术是利方法设计 的一门技术。25、DMA控制器访采用以下三种方法、 、 三、名词解释题26、主机：27、直接编码：28、无条件转移：29、UART：四、简答题30、什么是并行处理？31、什么是DMA方式？DMA的主要优点及适用场合？32、什么是存储保护？通常采用什么方法？33、什么是刷新存储器？其存储容量与什么因素有关？五、计算题34、一台8位微机的地址总线为l6条，其RAM存储器容量为32KB，首地址为4000H，且地址是连续的，可用的最高地址是多少？35、设有一个64K×8位的RAM芯片，试问该芯片共有多少个基本单元电路（简称存储基元）？欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答。36、设主存容量为lMB，Cache容量为l6KB，每字块有16个字，每字32位，且按字节编址。若Cache采用直接映射，试求主存地址字段中各段的位数。若Cache采用4路组相联映射，试求主存地址字段中各段的位数。六、综合题37、某计算机采用页式虚拟存储管理方式，按字节编址，虚拟地址为32位，物理地址为24位，页大小为8KB:TLB采用全相联映射；Cache数据区大小为64KB，按2路组相联方式组织，主存块大小为64B。存储访问过程的示意图如图所示。请回答下列问题。图中字段A~G的位数各是多少？TLB标记字段B中存放的是什么信息？将块号为4099CacheCache组号是多少？对应的H字段内容是什么？Cache缺失处理的时间开销大还是缺页处理的时间开销大？为什么？为什么Cache可以采用直写（WriteThrough）策略，而修改页面内容时总是采用回写（WriteBack）策略？38、某16位计算机中，带符号整数用补码表示，数据Cache和指令Cache分离。表5-6给出了指令系统中部分指令格式，其中Rs和Rd表示寄存器，mem表示存储单元地址，（x）表示寄存器x或存储单元x的内容。该计算机采用5段流水方式执行指令，各流水段分别是取指IF、译码/读寄存器ID、执行/计算有效地址EX、访问存储器M、结果写回寄存器WB，流水线采用“按序发射，按序完成”方式，没有采用转发技术处理数据相关，并且同一寄存器的读和写操作不能在同一个时钟周期内进行。请回答下列问题。若int型变量x-513RI中，则执行指令"SHRRI”后，R1的内容是多少？要求用十六进制表示。若某个时间段中，有连续的4条指令进入流水线，在其执行过程中没有发生任何指令段阻塞，则执行这4条指令所需的时钟周期数为多少？3）x=a+b.x、abint型变量，它们的存储单元地址分别为[x]、[a]和[b]。该语句对应的指令序列如下，其在指令流水线中的执行过程见表这4条指令执行过程中，13的ID段和14的IF段被阻塞的原因各是什么？4）若高级语言程序中某赋值语句为x=2*x+a，x和a均为unsignedint型变量，它们的存储单元地址分别表示为[xJ、[a]。执行这条语句至少需要多少个时钟周期？要求模仿表画出这条语句对应的指令序列及其在流水线中的执行过程示意图。3916CPU含进位/CFZFNF。假定为该机设计了条件转移指令，其格式如图所示。其中，00000为操作码OP；C、Z和N分别为CF、ZF和NF的对应检测位，某检测位为l时表示需检测对应标志，需检测的标志位中只要有一个为1就转移，否则不转移，例如，若C=l，Z=0，N=1，则需检测CF和NF的值，当CF=l或NF=1时发生转移；OFFSET是相对偏移量，用补码表示。转移执行时，转移目标地址为（PC）+2+2×OFFSET；顺序执行时，下条指令地址为（PC）+2。请回答下列问题。该计算机存储器按字节编址还是按字编址？该条件转移指令向后（反向）可跳转多少条指令？200CHCF=0，ZF=0，NF=1，则该指令执行后PC的值是多少？若该指令执行时CF=1，ZF=0，NF=0，则该指令执行后PC的值又是多少？请给出计算过程。实现“无符号数比较小于等于时转移”功能的指令中，C、Z和N应各是什么？下图是该指令对应的数据通路示意图，要求给出图中部件①~说明参考答案一、选择题、C、B、A、B、B、D、A、B9、D、B、C、D、A、B、C二、填空题16、并行串行复用17、顺序寻址方式跳跃寻址方式18、寄存器一寄存器型寄存器一存储器型19、外存数据通信过程控制20、存储保护存储区域访问方式21、SCSI IEEE139422、SCSIIEEE139423、系统软件应用软件系统软件24、软件操作控制器25、停止CPU访问周期挪用DMA和CPU交替访内三、名词解释题26、主机：主机中包含了除输入输出设备以外的所有电路部件，是一个能够独立工作的系统。27、直接编码：在微指令的操作控制字段中，每一位代表一个微命令，这种编码方式即为直接编码方式。28、无条件转移：一种转移指令类型，不管状态如何，一律进行转移操作。29、UART：通用异步接收器/发送器，一种典型的集成电路异步串行接口电路。四、简答题30二是并发性，指两个或多个事件在同一时间间隔内发生。计算机的并行处理技术可贯穿于信息加工的各个步骤和阶段，概括起来，主要有三种形式：（1）时间并行：指时间重叠，在并行性概念中引入时间因素，让多个处理过程在时间上相互错开，轮流重叠地使用同一套硬件设备的各个部分，以加快硬件周转而赢得速度。（2）空间并行：指资源重复，在并行性概念中引入空间因素，以“数量取胜”为原则来大幅度提高计算机的处理速度。（3）时间并行+空间并行：指时间重叠和资源重复的综合应用，既采用时间并行性又采用空间并行性31、答：DMA直接访问存储器，一种高速输入输出的方法，能直接访问内存，可以减少cpu的IO的负担；适合大批量得数据传输；32、答：当多个用户共享主存时，为使系统能正常工作，应防止由于一个用户程序出错而破坏其它用户的程序和系统软件，还要防止一个用户程序不合法的访问不是分给它的主存区域。为此，系统提供存储保护。通常采用的方法是：存储区域保护和访问方式保护.33、答：为了不断提供刷新图像的信号，必须把一顿图像信息存储在刷新存储器，也叫视频存储器。其存储容量由图像灰度级决定。分辨率越高，灰度级越多，刷新存储器容量越大五、计算题34、解析：32KB存储空间共占用15条地址线，若32KB的存储地址起始单元为0000H，其范围应为0000H~7FFFH，但现在的首地址为4000H，即首地址后移了，因此最高地址也应该相应后移，故最高地址=4000H+7FFFH=BFFFH。归纳总结：32KB的存储空间是连续的，由于首地址发生变化，因此术地址也会跟着发生变化。35、解析：存储基元总数=64K×8位=512K位=219位。思路：如要满足地址线和数据线总和最小，应尽量把存储元安排在字向，因为地址位数和字数成2的幂的关系，可较好地压缩线数。设地址线根数为a，数据线根数为b，则片容量为2a×b=219；b=219-a。若a=19，b=l，总和=19+1=20；若a=18，b=2，总和=18+2=20；若a=17，b=4，总和=17+4=21；若a=16，b=8，总和=16+8=24；由上可看出，片字数越少，片字长越长，引脚数越多。片字数、片位数均按2的幂变化。通过证明也是能得出结论的，我们要最小化a+b=a+219-4。令F（a）=a+b=a+219-4，对a求导后，得到1-ln2×a×29。在1≤a≤l8时，F是单调递减函数，所以在这个区间最小值为F（18）=20，剩下F（19）=20。所以得出结论：如果满足地址线和数据线的总和为最小，这种芯片的引脚分配方案有两种：地址线=19根，数据线=1根；地址线=18根，数据线=2根。36、解析：Cache16个字（64B），且按字节编址，因此字块内的位数（块内地址位数）6Cache256个块（16KB/16×4B），因此字块地址位数为8位。主存容量1MB，说明总位数为20位，因此主存字块标记位数为20-6-8=6位。主存的地址格式如下：Cache464路464620-6-6=8位。主存的地址格式如下：六、综合题37、解析：1）页大小为8KB，页内偏移地址为13位，故A=B=32-l3=19；D=13；C=24-13=l1：主存块大小为64B，故G=6。2路组相联，每组数据区容量有64B×2=128B，共有64KB/128B=512组，故F=9：E=24-G-F=24-6-9=9。因而A=19，B=19，C=11，D=l3，E=9，F=9，G=6。TLB中标记字段B的内容是虚页号，表示该TLB项对应哪个虚页的页表项。2）块号4099=000001000000000011B，因此所映射的Cache组号是000000011B=3，对应的H字段内容为000001000B。Cache而Cache缺失只访问主存。慢得多，所以，在Cache——主存层次，Cache——外存（磁盘）层次，修改页面内容时总是采用写回策略。38、解析：1）x的值为-513，可求得[x]原=1000001000000001B，除符号位外，各位取反加1.可以求得[x]补=1111110111111111B.转换成十六进制表示为：FDFFH。可以得到，指令执行前R1中存放的内容为：FDFFH。执行指令“SHRR1"，表示将寄存器RI的内容算术右移1位，右移1位之后的结果为：1111111011111111B，将其转换成十六进制表示为：FEFFH，所以，执行指令“SHRRI”后，R1的内容是FEFFH。除了第15个时钟周期输出结果外，后面的3钟周期就可以输出结果，所以至少需要5+（4-1）x1=8个时钟周期。各条指令语句的含义如下：I1LOADR1，[a]//将[a]单元中的内容取出，送入寄存器R1中I2LOADR2，[b]//将[b]单元中的内容取出，送入寄存器R2中I3ADDR1，R2//将R1和R2单元中的内容取出，送入寄存器R2中I4STORER2，[x]/