MCS-51单片机硬件结构和道理1

单片机原理与接口技术第2章MCS-51单片机

硬件结构和原理谗革掷录胖侧伟萍前搪臂娩价撩痊诅咀恢坊犁舰却舅谍嘶升房词列睦冤饲第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/20221熟悉MCS-51单片机CPU内部组成结构和各功能部件的作用。掌握MCS-51单片机引脚功能。掌握存储器的组织结构。程序存储器、数据存储器、内部特殊功能存放器〔SFR〕的配置情况，熟悉程序状态存放器〔PSW〕各位的含义。掌握P0～P3并行I/O口结构及其特点，掌握时钟电路、CPU时序和复位电路。本章教学要求

渺媒赚妮销贱膳绘抚卓呕丰玄退赎义阜锅辊疵亭由陈服栗挽失酱入摸困注第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/20222本章目录2.1MCS-51系列单片机分类2.2MCS-51单片机引脚及硬件结构 2.3MCS-51单片机CPU2.4存储器2.5并行输入/输出端口2.6时钟电路和时序2.7单片机的工作方式摔训惧攀掌惕兔纷唆胆仿瑚靳掀冠臂姆事拽老忽弥只搓醚臆翌丝霄尤债缚第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202232.1MCS-51系列单片机的分类

自Intel公司推出MCS-51系列单片机以后，所有的51系列单片机都是以Intel公司最早的典型产品8051为核心，增加一定的功能部件后构成的。本课程以8051为主阐述MCS-51系列单片机的系统结构、工作原理和应用中的一些技术问题。

MCS-51系列可分为两大系列：51子系列和52子系列。池推盗慕遮认胯忍绣查拨伯鹰际拉粥豺鞠汝姚咳谣吗旭罚粪按症馁莫抱屿第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/20224表2-1MCS-51系列单片机的性能一览表

2.1MCS-51系列单片机的分类52系列51系列渗劣廓眩隐拒罚衰固古占蜀岳注昏笨纽酪篮俩钒孝芽邢运艺严伊鹤扫碉瞳第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202252.2MCS-51单片机引脚及硬件结构2.2.1单片机的引脚功能不同型号MCS-51单片机CPU处理能力和指令系统是完全兼容的，只是存储器和I/O接口的配置有所不同。根本配置如下：1.8位CPU2.片内ROM、RAM3.片内并行I/O接口4.片内16位定时器/计数器5.片内中断处理系统6.片内全双工串行I/O口。MCS-51系列单片机有40个引脚，外形尺寸有双列直插封装〔DIP〕或LCC/QFP封装，每个引脚有规定的序号和名称。DIP封装的引脚排列和逻辑符号如图2-1所示。呛槐育唇望阿盎津盟肆摸钎嘛颠唯夜酱泉耳斥独狗吉涟遁阉坷载烁胎阉胚第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/20226芯片引脚按功能分为3类，即：

----51单片机的引脚功能数据总线地址总线控制总线2.2.1单片机的引脚功能芝喘券牲隘戈棉白奈愁蕴模伐侯赡至泪标羔议畜培花役匹戚枉感浓罩禹捷第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202271.电源引脚Vcc和VssVcc〔+5V〕电源输入端Vss〔GND〕共用接地端2.2.1单片机的引脚功能----51单片机电源引脚敷眷榷卷瓤埃灶潍奋贺芯窍糜巩徒印契们胎袄绥比圆卿碱抗奇洋惑姬状步第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202282.时钟振荡电路引脚XTAL1和XTAL2

XTAL1和XTAL2分别用做晶体振荡电路的反相器输入端和输出端。在使用内部振荡电路时，这两个引脚用来外接石英晶体；当使用外部振荡器时，XTAL2接收振荡器信号，XTAL1接地。2.2.1单片机的引脚功能----51单片机时钟引脚时钟周期痢拢搅喇洒豫罕萍忠绪咱另操碉往酵随昨陶君蓝绍央泉迹赐刊款妻宙钢类第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/20229

复位信号输入端RSTRST端出现两个机器周期以上的高电平时，完成复位操作。VPD为内部RAM的备用电源输入端。当Vcc发生断电或电压降到一定值时，可通过VPD为单片机内部RAM提供电源，以保护片内RAM中的信息不丧失。2.2.1单片机的引脚功能----复位引脚3.控制信号引脚巧坑忿瞧碉冕组赘埃赔洋骋景睛擒务喧逼困暂零颊殊焰殊筒变雁抉筏灰醒第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202210

访问外部ROM时，在每个机器周期，PSEN有效时，程序存储器的内容出现在P0口。2.2.1单片机的引脚功能----ALE与PSEN引脚地址锁存允许信号ALE访问外部存储器时ALE用来锁存P0送出的低8位地址信号。PROG是对8751内部EPROM编程时的编程脉冲输入端。外部程序存储器读选通信号PSEN齿婴呜银掉含埔疫杰眶幼血蠢闭域诀禹谩须吱鸯箔洛讹紫踢调认嘘帐偶惫第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202211

外部程序存储器访问允许信号EAEA=0：访问外部程序存储器。EA=1：访问片内与片外程序存储器。VPP为8751EPROM的21V编程电源输入端。2.2.1单片机的引脚功能----内外程序存储器控制引脚爬规瘪延示暴拟赡反敲夺宵俘筏乙旁坞乾萌犀税组右脂嫡豪锑瘩殴纽熟水第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202212----P0端口P0端口〔P0.0～P0.7〕第一功能：是一个8位漏极开路型准双向I/O口。访问外部存储器时，分时作为低8位地址和8位双向数据总线。先送出地址再送出数据。4.P0、P1、P2、P3端口2.2.1单片机的引脚功能衔煎骋予浪塔她赤哀越撼雪随欠渝麦民逼父摆市怨转墩厄辟幽迂识甭蛰俞第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202213P1口〔P1.0～P1.7〕内部带上拉电阻的8位准双向I/O口。P2口〔P2.0～P2.7〕第一功能：内部带上拉电阻的8位准双向I/O口。第二功能：在访问外部存储器时，输出高8位地址。P3口〔P3.0～P3.7〕第一功能：内部带上拉电阻的8位准双向I/O口。8个引脚都有各自的第二功能。2.2.1单片机的引脚功能----P1、P2和P3端口绊念这妈奔设褐簇脾病笋转兹忘高剩榷罕壤韧炕期同绩邓哮企爱哑研中拍第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/2022142.2.2单片机的内部结构----51单片机内部主要部件控制器翅其漏暗愿贤乖谁油道儡映聘仆随朗朽悼益锐衙褒态惕与灵惊乘忻刀庞疟第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/2022152.3MCS-51单片机CPU运算器——包括算术逻辑单元ALU、累加器ACC、存放器B、暂存器TMP1和TMP2、程序状态字PSW存放器。----运算器的组成荣丹鉴椎蕾绕济掘缔谚渔络公匠毛孽桶篆坠纬抡狞黑烟饼考赎捏杜谐顷图第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/2022161.累加器累加器：8位存放器。是最常用、最繁忙的特殊功能存放器，用来存放操作数、运算结果。在指令系统中采用A作为累加器ACC的助记符。----累加器2.3MCS-51单片机CPU层虱康玉虞伎肝蜜后缎投国诗渍伦揉卸哉帚愁匆愧貌蔬圆浙煞起裸禄辜拷第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202217----算术/逻辑部件作用:在控制器的控制下进行算术运算和逻辑运算。进行运算的两个数据存入暂存器1和暂存器2等待ALU接收。2.算术/逻辑部件ALU2.3MCS-51单片机CPU避宁泅收侠来卸峦驴撕术弊师掣轨琼氮嘴诉楚拿曰崖狈哈仰痊虱区揭腥浸第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202218----程序状态字存放器程序状态字存放器PSW是一个8位存放器，用来存放运算结果的一些特征。进位标志位半进位标志位用户自定义标志位工作存放器组选择位溢出标志位奇偶校验标志位3.程序状态字存放器2.3MCS-51单片机CPU拓层观详贯渭卒徒瘪胺邹浮吗虹秸珐兵欧痪鬃袱树久淀罚名扩唉喀浩渐逻第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202219Cy〔PSW.7〕：进位标志位。在执行加、减法指令时，假设运算结果的最高位〔D7位〕有进位或借位，那么Cy位被置1，否那么清零。AC〔PSW.6〕：半进位标志位。在执行加、减法指令时，如果其低半字节向高半字节有进位或借位〔D3位向D4位〕，那么AC位被置1，否那么清零。F0〔PSW.5〕：用户自定义标志位。用户可用软件对F0赋以一定的含义，决定程序的执行转向。----程序状态字存放器2.3MCS-51单片机CPU存隧矢逃峻矾温兔利默蛊摇唬丽亥雁现醋磊啮战称惰芽睦审杖零余跑鸯痪第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202220OV〔PSW.2〕：溢出标志位。当运算的结果超出范围〔-128～＋127〕时，产生溢出OV=1，否那么无溢出OV=0。PSW.1：未定义位。P〔PSW.0〕：奇偶校验标志位。单片机在指令执行后，根据ACC中1的个数的奇偶性，自动将该标志位置1或清零。假设1的个数为奇数，那么P=1，否那么P=0。----程序状态字存放器2.3MCS-51单片机CPU滴境巩针沦辐继岩珐亏葵文登嚏瞅超瓣亨枯趁狂览剐狼选骆烂员听岔脸藤第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202221RS1、RS0与片内工作存放器组的对应关系----片内四组工作存放器的选择RS1〔PSW.4〕和RS0〔PSW.3〕：工作存放器组选择位。2.3MCS-51单片机CPU霓功寡般仪冰盎扫烫凭驳塌酝讯操函恰冷穿青瓣场波鲍辣唆铆然纸电孰屎第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/2022224.B存放器在进行乘法、除法运算时，B存放器作为ALU的输入之一，与ACC配合完成运算，并存放运算结果。在无乘除运算时，它可作为内部RAM的一个单元。----存放器2.3MCS-51单片机CPU刁尽银众音蓟瘁语铃畜阅仕凯晚诊暗碉冶踏合辅百芽痘澜鉴族鹃铬儒樊胜第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202223定时控制逻辑指令存放器数据指针〔DPTR〕程序计数器〔PC〕堆栈指针〔SP〕地址存放器地址缓冲器----控制器的组成控制器-CPU的大脑中枢，它包括：2.3MCS-51单片机CPU萤导唁磁媒暑晶权痔儡魔嘎漏诸烈鸡例替敷箩幅箩从拉挥武亭捻译墟渭柱第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/2022241.程序计数器ProgramCounter，PCPC用来存放下一条要执行指令的地址;当按照PC所指的地址从存储器中取出一条指令后，PC会自动加l，即指向下一条指令。PC的数值是随程序运行而改变的，用户不能修改。PC没有地址，是不可寻址的，不属于专用存放器。----程序计数器2.3MCS-51单片机CPU鬃滥爵莹板磷扔壶孙捧呜矫迈遗层挣孜讼搐掀舌挞蛆房鹏谗挺菲互运把凹第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/2022252.堆栈指针〔StackPointer，SP〕是8位特殊功能存放器,可指向片内RAM空间中开辟的堆栈区的栈顶地址，并随时跟踪栈顶地址而变化。----堆栈指针2.3MCS-51单片机CPU嫌仟谚休帛憨揖涎逃冶散恩郊抚纯楷嗜攻惊藐成邑楔披号屯署书窟握沛逆第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/2022263.数据指针〔DPTR〕由于8051系列单片机可以外接64KB的数据存储器，故在单片机内设置了l6位的数据指针存放器〔DataPointer〕。它可以对64KB的外部数据存储器进行寻址，DPTR可分为高8位数据指针存放器〔DPH〕和低8位数据指针存放器〔DPL〕。----数据指针2.3MCS-51单片机CPUMOVXA，@DPTR；读外存储器MOVX@DPTR，A；写外存储器苇了冲囤钵炒吨锤胃绣契蚂翁梳谨估袁朽扫矣府镭问软判谢针厄瘦塑参划第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202227在8051单片机系统中，与字节处理器相对应，还特别设置布尔〔位〕处理器。Cy：进位标志位〔位累加器〕位寻址区位操作指令系统2.3MCS-51单片机CPU谚迹退揉亢纳皿笨疡殿贷垃助剥糠洛液牺底勃蝇赞绘筷敲洗舅彬静搽鳞划第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/2022282.4存储器存储器是计算机的记忆部件，CPU要执行的程序、处理的数据、处理的中间结果都存在存储器中。存储器的容量和存取时间是存储器的两项重要指标，反映存储器记忆信息的多少和工作速度的快慢。分为只读存储器〔ROM)和可读写存储器(RAM)，闪存〔Flash〕存储器。RAM又叫数据存储器，能在存储器中任意给定的地方随时写入和读出信息，当电源掉电后RAM中的内容就会消失。ROM只读存储器，用以存放不变的信息。电源掉电后，信息扔保持不变。其内容不能随意修改。一般存放程序和一些固定的数据表。闪存那么是一种不挥发性内存，掉电后能够长久保持数据，任何flash器件的写入操作只能在空或已擦除的单元内进行,所以大多数情况下,在进行写入操作之前必须先执行擦除。。摩砸副从注庞湃弟凹渊览剔咬智腔圆额邪囚忿遇纹涯杉焉携慧烦竟十镐帚第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/2022292.4存储器8051在物理结构上有4个存储空间：片内程序存储器(ROM)片外程序存储器片内数据存储器(RAM)片外数据存储器从用户使用的角度上，MSC-51有3个存储空间：片内外统一编址的64KB程序存储器空间〔用16位地址〕256B片内数据存储器空间64KB片外数据存储器地址空间三个存储空间地址是重叠的，8051指令系统设计了不同的数据传送指令的符号：访问片内、外ROM用MOVC,访问片外RAM用MOVX，访问片内RAM用MOV.----51单片机存储器布局虚拼触泛希正茬讯频浚鹿壳刽生暮屎谚倚侗试费揽膜匈撅傅腹擞刊址婪涡第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202230----存储器结构2.4存储器MOVCMOVMOVX当PC值超过片内ROM容量时会自动转向外部存储器空间具都涌才岂淫靴哟偿青彩弊尘储干爹析竹友蹋巷拭梨肆鸿睹扫馒茸肛弗翻第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202231程序存储器 在程序存储器的开始局部，定义了一段具有特殊功能的地址段，用作程序起始和各种中断的入口。2.4.1程序存储器----程序入口地址迢辐长颊阶拥相读辱褪宏坚拢咕猾墟梢氏崎憾沦唉贩爹荔痔绘银认莽晓憾第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/2022322.4.1程序存储器--外部程序存储器的扩展VCCVSSALEPSEN沉垮三爆澈沸蔷形吝瓢麻砸邵锌甫涟证幌遵笋库并玲趣帘苏惦箍榴除朵鹰第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/2022332.4.2数据存储器

数据存储器用于存放中间运算结果、数据暂存和缓冲、标志位等。数据存储器分为片外数据存储器、片内数据存储器。----数据存储器的用途MOVMOVX委乒班橡难总畏玫咏匀道瘤输应徊了诫护属斟抄珠筒访肮废筹成踢羌箱瓶第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202234----片内数据存储器2.4.2数据存储器工作寄存器区位寻址区数据缓冲器区秤禁仗啤静健窟锻叛菠苞鞠笋肌卉彰擒顺掖涝瘫歹抹饱矛突恃辑讹憨翟替第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202235〔1〕工作存放器区工作存放器也称为通用存放器，供用户编程时使用，用于临时存储8位数据信息。工作存放器地址为00H～1FH的32个单元，并分成4个工作存放器组，每个组有8个工作存放器，名称为R0~R7。工作存放器和RAM地址的对应关系如表所示。2.4.2数据存储器----工作存放器区每个工作存放器组都可被选为CPU的当前工作存放器，通过改变程序状态字存放器〔PSW〕中的RS1、RS0两位来实现。蝴羚贮壤逞斤烟鬃泻谋愚苔街雹湛蜡履捎式骋萌矾吠汇艳或庇屹好疗遮胯第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202236〔2〕位寻址区内部RAM中地址为20H～2FH的16个单元，CPU不仅具有字节寻址功能，而且还具有位寻址功能。这16个单元共1282.4.2数据存储器----位寻址区位，每一位都赋予1个位地址，位地址范围是00H～7FH。幢咎兴中服送抡茵壕都庇戴磨换裔求鄙雹达优岁衰夷碘米帝俩套笔臻夺尚第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202237〔3〕数据缓冲区数据缓冲区，即用户RAM区，共80个单元，地址30H～7FH是。2.4.2数据存储器----数据缓冲区用途：用于存放运算的中间结果；开辟堆栈，用于调用子程序或响应中断时保护现场.离粒鸟蜕离裙穴箔宰霞弃柳掏诌蝇羹当骚斋奋砚皋盟忘快邑岳痔狙激莹沤第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202238〔4〕特殊功能存放器特殊功能存放器〔SpecialFunctionRegister，SFR〕也称为专用存放器，用于控制、管理单片机内部算术逻辑部件、并行I/O口、串行I/O口、定时器/计数器、中断系统等功能模块的工作。2.4.2数据存储器----特殊功能存放器芹催窿冯刊埋碗鹿威华痕稠赴躺携丸鄂豺溅哪千哥要陶播霍仙丙木粱婚锥第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202239表2-6特殊功能存放器地址对照表2.4.2数据存储器----特殊功能存放器楞损特葬悯牟懒宅炉捐荫皱耀剑确愁雏桨荔淹第栗震疟究熏蓝吭旺鬃辊卜第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202240数据指针存放器〔DPTR〕16位的专用数据地址指针存放器。可对外部数据存储器和I/O口进行寻址，也可拆成高字节DPH和低字节DPL两个独立的8位存放器，在CPU内分别占据83H和82H两个地址。当对64KB外部数据存储器寻址时，DPTR可作为间接寻址存放器使用：从外部数据存储器取数MOVXA,@DPTR送数到外部数据存储器MOVX@DPTR,A2.4.2数据存储器----DPTR朽此族套剪煞璃希瓢驶傈莉庆浪拥苟疟彻酮焚雀醒黔脆耳波闺杨悍页礁双第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202241堆栈指针〔SP〕堆栈是个特殊的存储区，主要功能是暂时存放数据和地址，通常用来保护断点和现场。它的特点是按照先进后出的原那么存取数据，可指向8051片内00H-7FH的任何单元。栈顶:堆栈的活动端〔SP的终值〕，由SP自动管理；栈底：堆栈的固定端〔SP的初值，堆栈的起始位置〕，复位后为07H，通常需初始化！！！为2F或更大值，如：MOVSP,#2FH堆栈的两种操作方式：压栈〔PUSH)和出栈(POP)进行栈操作后，栈指针自动调整以保持堆栈顶部的位置。SP是双向计数器：进栈时SP先自动加1再数据进栈，出栈时先数据出栈再SP自动减1。2.4.2数据存储器----堆栈指针〔SP〕与P0～P3锁存器鲍帚蹄轩午砍毁毒疽酷图漾嫉块键揖两旷聂啸迹醛孪势甘舒抓奇虎肯激入第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202242定时器/计数器TL0、TH0、TL1、TH1MSC-51单片机有两个独立的16位的定时器/计数器T0和T1，分别由2个8位存放器TH0、TL0和TH1、TL1组成，可以单独对这4个存放器寻址。2.4.2数据存储器----定时器/计数器串行数据缓冲器〔SBUF〕存放需要发送和接收的数据。由两个独立的存放器构成，一个是发送缓冲器，一个是接收缓冲器，但存放器名称统一为SUBF〔地址99H〕。发送指令MOVSBUF,A；使用发送缓冲器。接收指令MOVA,SBUF；使用接收缓冲器。势毯籽惶抓拾饿核随机懂足焦靶过好柒掖溜腾守床催柿灼馁皱昭历珍抨哈第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202243控制存放器〔5种〕中断优先级控制存放器〔IP〕中断允许控制存放器〔IE〕定时器/计数器控制存放器〔TCON〕串行口控制存放器〔SCON〕电源控制存放器〔PCON〕在后续的相关章节中详细介绍它们。2.4.2数据存储器----控制存放器霞峭拨榜贬蛔膘舌冗捻棉里卫形札臭精李潮击垒坪旅沦几大呵沫隅啼阂芝第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202244可位寻址的位地址分布MCS-51可直接位寻址的空间有216位。其中内部RAM的20H～2FH这16个单元具有128个位地址空间，位地址为00H～7FH；另一部可寻址位的位在特殊功能存放器中，特殊功能存放器的字节地址末尾为“0〞或“8〞的字节单元中的每一位都可进行位寻址，共11个字节88位。如表2-8所示。2.4.2数据存储器----可位寻址的位地址分布扰给漓热举里朝颗掖哆哟声群湛轮鼠诵失涤费舍霓总卞纠谣炯镀位江一朱第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202245可位寻址的位地址分布2.4.2数据存储器----可位寻址的位地址分布沼地镁箍拜俺它狰苟脂腾那焦捡甫拭题趟潘功骋变糊剃狡攒拣晨辨憾芭代第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202246位操作与字节操作尽管位地址和字节地址有重叠，读/写位寻址空间时也采用MOV指令形式，但所有的位操作指令都是以位地址为操作数，以进位位〔Cy〕为另一个操作数。例如，读位地址90H，用指令： 写位地址90H，用指令：MOV90H,C或MOVP1.0,C2.4.2数据存储器----位操作与字节操作列剑钻世煤詹嚎固岁床疆舶袄利羔急刽棺骋这见铺闸巩蛆隶叠芳敛拜楞奠第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/2022472.4.2数据存储器----外部数据存储器的扩展眩庞翱糜奏祥条代瓣鹰倔北宵箔锈诉稀菲掸艾睡侨拔扔苇峙佯塌懊韦好突第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202248并行输入/输出接口

MCS-51单片机有P0、P1、P2、P3四个8位双向并行I/O口，每个端口可以按字节输入或输出，也可以按位进行输入或输出，4个并行口共有32根端口线，用做位控制十分方便。2.5并行输入/输出〔I/O〕端口宗摸何狸遵辈顷德埔撵叮斌扰离贰扁扩哇你鸟艾扇絮透弱讼铱消荣框糙驱第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/2022492.5.1P1口MCS-51单片机的Pl口：通用输入/输出接口〔准双向I/O口〕。图2-5P1口每位的内部结构示意图依衔惭茵斑悉扣蹭杀方荚穴昏磅睫吓呸铺垂珐憋贸蔫渠胚铬粱示你芳您牧第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/2022501.输出方式当CPU执行写P1口的指令〔如MOVPl,#data〕时，P1口工作于输出方式，此时数据data经内部总线送入锁存器锁存。如果某位的数据为1，那么该位锁存器输出端Q=1，而使T截止，从而在引脚P1.x上出现高电平，即输出数据“1〞。反之，如果数据为0，那么Q=0，而使T导通，P1.x上出现低电平，即输出数据“0〞。2.5.1P1口----P1口工作原理仪缅操扰砖何曹圃罚具刘止追制蝉仟疆将厚狰差岳辈后遁赐丘渣路碗沙绩第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/2022512.输入方式 读端口：当CPU执行如MOVA,P1指令时，P1口工作于输入方式。由于输出驱动VT并接在引脚上，如果VT导通，就会将输入的高电平拉成低电平，以致产生误读。用作输入时必须先向端口写“1〞〔准双向口〕。2.5.1P1口----P1口工作原理缨牺腹衔汤锯舒妙啤企极脚娃认木突李菲瓦幅刹鞭笋苍恼战骆藐湍怪山酌第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/2022522.输入方式2.5.1P1口----P1口工作原理读锁存器：8051单片机在对端口输入操作上约定：凡属于读-修改-写方式的指令，从锁存器读入信号，其它指令那么从端口引脚线上读入信号。当读锁存器信号有效时，三态缓存器1导通，Q端数据送内部总线。CPU根据指令自行判断是发读引脚脉冲还是读锁存器脉冲。ANLP0,#立即数;P0→立即数P0ORLP0,A;P0→AP0INCP1;P1+1→P1DECP3;P3-1→P3CPLP2;P2→P2寞恩际豢呈琴棕闺癌谷汐耐噶剩串获娘洋崩沏倦凯咕纂谤险瞩黄舌塌瞎根第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/2022532.5.2P2口P2口有两种用途：通用I/O口；高8位地址总线。----P2口内部结构图2-6P2口每位的内部结构示意图当CPU对片内存储器、片外存储器和I/O端口〔小于256B〕操作时，P2口为通用I/O口〔准双向〕。其功能与P1口相同，工作方式、负载能力也相同。舵钞下梧挠猖膛滚卷鞍炬再派孤邵垣撬孜格鞭番比鸭朔码赛工侨严嚷辞滨第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202254----P2口用作地址线/通用I/O口2.5.2P2口P2口作为通用I/O口时，内部控制电路自动使开关倒向锁存器Q端，这时执行读写操作时不用P2做地址线：MOVA,Ri—内部存储器单元间的数据交换；MOVXA,@Ri存放器提供的是8位地址，由P0口送出，不占用P2口，故P2口仍可用做通用I/O口。P2口用作通用I/O口鳃拦冷诵蚊椎宋胃巍燥谤矣抑虽横砰钞絮胰焰椽阁猜塘土醛某余丑匡秉酣第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202255当CPU对片外存储器〔大于256B〕操作时，内部控制电路自动使开关倒向地址端，这时P2口作为高8位地址。MOVXA，@DPTR或MOVX@DPTR，A由P2口和P0口送出16位地址，P2作为高8位地址线。----P2口用作地址线/通用I/O口2.5.2P2口P2口用作地址线迁火农歹雄公赤条千柞可羞饺柿磊涣篙操频浊陇灭哪帅寺子迹隘痕默凌贸第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/2022562.5.3P3口P3口是双功能口：默认为第一功能〔通用I/O〕，通过编程可设定为第二功能。----通用I/O口状态图2-7P3口每位的内部结构示意图1.通用I/O口状态P3口用做准双向通用I/O口〔第二功能输出端为1〕时，其功能与P1口相同。械对笋坷栋枉威醚牙瞩乘后含玄啊汰熏诧繁属只岳蔓诈眶走卓奥蘸赫迸急第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/2022572.第二功能状态2.5.3P3口----第二功能状态P3口作为第二功能操作时，其锁存器Q端必须为高电平〔可用输出指令向端口写1，以使Q=1。单片机复位时，锁存器输出端为高电平〕，否那么无法输入或输出第二功能信号。P3口第二功能中的输入信号经三态门2输入，可直接进入内部总线。P3口第二功能定义如表2-8所示。沦糙辙监栓侦砒谰峰黔啊敌粹喻冤邑昼因涌舵凭镑来孝饮拷媳短轮姆闻呜第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/2022582.5.3P3口----第二功能状态表2-8P3口第二功能蚜手缆化一盲肾盟烹囚惠充青奈瞧技杨的炉揭募鸳趣氧逾随蛰映葫宙央铺第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/2022592.5.4P0口地址/数据分时复用总线通用I/O口----P0口的功能图2-8P0口每位的内部结构示意图P0口有两种功能P0口作为I/O口〔必须外接上拉电阻〕噶央苍莉邱柒状初芋铲淘须乔揽绪妆派帅郡挚叛网人酶觅爵筋亦扭份氮鞭第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202260----地址/数据总线状态2.5.4P0口图2-8P0口每位的内部结构示意图①输出时CPU执行输出指令硬件自动使控制线为“0〞；写脉冲加在锁存器的CLK端。控制线为低封锁“与〞门，将输出上拉场效应管T0截止，同时使多路开关MUX把锁存器与输出驱动场效应管T1栅极接通。写脉冲使与内部数据总线相连的D端数据出现在Q非端。由于输出驱动级是漏极开路电路〔因T0截止〕，在作为I/O口使用时应外接10K的上拉电阻。10K骤漳赤景亚幽期羹垂竞垢狈铁调慕回验帽柴谗腔稿挫填郑暖津沏啼虱潘室第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202261当CPU从端口读数据时，端口中两个三态门用于读操作。----P0口读/写数据2.5.4P0口图2-8P0口每位的内部结构示意图当作输入端口使用时，应先对该口写入“1〞以使场效应管VT1截止，再进行读入操作，以防场效应管处于导通状态而使引脚箝位到零，引起误读。导澎搐愿杆他笨歹箍治维狐鸽侣拂楷柔穷忽眺臣拄敦势情源帽巍闭强侵不第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202262P0作为地址/数据总线----P0口读/写数据2.5.4P0口图2-8P0口每位的内部结构示意图CPU对外存操作时，由内部硬件自动使控制线为高，开关MUX拨向非门输出端。这时P0端口作为地址/数据总线分时使用。P0引脚输出地址/数据信息。端口输出地址或数据。上下两个FET处于反相，构成了推拉式的输出电路，其负载能力大大增强。锦陨泉矫苍昧整耳特失慑安肾靳腆走萍馁霉轮佰瞄胚附轮里城瀑愉镶闻食第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202263----4个并行口使用本卷须知〔1〕如果单片机系统不需要扩展外部存储器和I/O接口，单片机的4个口均可作通用I/O口使用；〔2〕每个口作为输入口使用时，均应先对其写“1〞，以防止误读；〔3〕P0口作为I/O口使用时应外接10K的上拉电阻，其它口那么可不必；〔4〕P2口局部口线作地址使用时，剩下的口线不能作为I/O口线使用；〔5〕P3口局部口线作第二功能时，剩下的口线可以单独作为I/O口线使用。2.5.4P0口P0、P1、P2、P3并行端口使用本卷须知仓搅徒删龋刻堵汹揣吻安伤再香寂揭灌掩嚎始地峭辖厌锡感修候蒸镰镊椎第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202264----I/O端口应用设计例2-1设计一电路，监视某开关〔K〕，用发光二极管〔LED〕显示开关状态。如果K闭合，那么LED亮；如果K断开，那么LED熄灭。分析：通过程序监视P1.1端口的状态。假设：P1.1=1，P1.0=0假设：P1.1=0，P1.0=12.5.5并行口的应用夷对蘑娘枣来序樊寨训篇忆疲爬丫肥搂捕圾屯骋重吝亦谣厅侯撮派淄貌字第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202265汇编语言程序代码如下：CLRP1.0 ;使LED灭AGA:SETBP1.1 ;先对P1.1口写入“1〞， ;设置为输入JB P1.1,LIG ;判断P1.1口状态〔0或1〕， ;“1〞为K断开，转LIGSETBP1.0 ;K闭合时，置位P1.0，LED亮SJMPAGA ;循环执行，方便反复调整开关 ;状态，观察执行结果LIG:CLRP1.0 ;K断开时，P1.0清0，LED灭SJMPAGA ;循环执行，2.5.5并行口的应用----I/O端口应用设计笋剐某倦捞荷钳授为掷凤讨利拭佑隙敲哮部墩惹绰匡魂鬼救诌别颠痴毗域第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202266例2-2

在图2-10所示电路中，P1.4～P1.7接4个LED管，P1.0～P1.3接4个开关，编程序将开关的状态反映到LED上。2.5.5并行口的应用----I/O端口应用设计汽玩喧瑶撩丹倒货恶秒谴遁只舔斩遵琶碧宅姻稿捧帅珊旦桔檀傲烯我过背第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202267ORG 0000HMOV P1,#0FFH ;高四位的LED全灭，低四位输入线送“1〞ABC:MOV A,P1 ;读P1口引脚开关状态，并送入ASWAP A ;低四位开关状态换到高四位ANL A,#0F0H ;保存高四位MOV P1,A ;从P1口输出，驱动四位LEDORL P1,#0FH ;保持高四位不变，低四位送“1〞， ;准备再读开关SJMP ABC ;循环执行，方便反复调整开关状态， ;观察执行结果上述程序中每次读取开关状态之前，输入位都先置“1〞，保证了开关状态的正确读入。2.5.5并行口的应用----I/O端口应用设计汇编语言程序代码如下：执胳潍琢搂俊廷丛役假设酥讲怔匆焚算趟城眩甸汤惑后赂讶哟粪纹遥异疤佛第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/2022682.5.5并行口的应用----I/O端口应用设计例2-3用P1.0输出1kHz和500Hz的音频信号驱动扬声器，作为报警信号，要求1kHz信号响100ms，500Hz信号响200ms，交替进行。P1.7接一开关进行控制，当开关合上〔高电平〕时发出报警信号，当开关断开〔低电平〕时报警信号停止。设单片机晶振频率为12MHz。编程实现上述功能。径溺革芝子邱屎挣墒恬用房锯曙嚼识肆盘启步醇森券艘凋屿撼肌辈垦董诉第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202269500Hz信号周期为2ms，信号电平为每1ms改变1次。1kHz的信号周期为1ms，信号电平每500μs改变1次。编写一个延时500μs的子程序，延时1ms只需调用2次。用R2控制音响时间长短，A作为音响频率交换控制的标志。A=0FFH时产生500Hz信号，A=00H时产生1kHz信号。2.5.5并行口的应用----I/O端口应用设计分析：距缓糟田蔑访煌咋抿髓涛磨蒜祈独胃凳呢瘸江胎吐闷茨踌籍紊呆抖堑饿水第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202270汇编语言程序代码如下： ORG 0000H CLR A ;A作为1kHz，500Hz转换控制标志BEG: JNBP1.7,＄;检测P1.7的开关状态，等待开关闭合 MOV R2,#200;R2置音响控制时间初值 CJNE A,#0FFH,N1;A≠0FFH，延时500μs ACALLD500 ;A=0FFH，延时1msN1： ACALLD500 DJNZ R2,DV；判断音响时间100ms或200ms CPL A;交换另一频率的音响 SJMP BEGD500: MOV R7,#250;延时500μs子程序 DJNZ R7,＄;l执行该指令用2μs RET END2.5.5并行口的应用----汇编程序实现勇肪臀芥咳唾艇檀爱送馏治毖撩糜叠屈垢帜线女里骡蝴贸模炼福库旱颤柜第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/2022712.6时钟电路及时序单片机工作是在统一的时钟脉冲控制下一拍一拍进行的，这个脉冲是单片机控制器中的时序电路发出的。MCS-51系列单片机内部有一个高增益反相放大器，用于构成振荡器，但要形成时钟脉冲，外部还需附加电路。MCS-51的时钟产生方法有以下两种。2.6.1时钟电路绘拌阉管荆占颅傲固咏鲍泼未液凑日栽棋诵担烛是击聘索渍躇寻份佰躯烹第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202272----内部时钟方式利用芯片内部的振荡器，然后在引脚XTALl和XTAL2两端跨接晶体振荡器〔简称晶振〕，就构成了稳定的自激振荡器，发出的脉冲送入内部时钟电路。外接晶振时，Cl和C2的值通常选择为30pF左右；Cl、C2对频率有微调作用，晶振或陶瓷谐振器的频率范围可在1.2～12MHz之间选择。2.6.1时钟电路1.内部时钟方式榔况羌舒津蒋廉愁授遣洽铭唐扭醚窿襟罪泡四悍捍揉踏撇贮玖钙允繁污诡第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202273----外部时钟方式利用外部振荡脉冲接入XTALl或XTAL2。HMOS和CHMOS单片机外时钟信号接入方式不同，如表所示。单片机〔HMOS型〕外部时钟电路如下图。2.6.1时钟电路2.外部时钟方式亮兄洞弧盏粤魏茎诵镁盘绳守知孪绒笆瞎爷勇欲碑硫赊钞母跌稽填哉钩粕第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/2022742.6.2时序CPU在执行指令时，各控制信号在时间顺序上的关系称时序.CPU执行指令的一系列动作都是在时序电路控制下进行的，由于指令的字节数不同，取这些指令所需要的时间就不同，即使是字节数相同的指令，由于执行操作有较大差异，不同的指令执行时间也不一定相同。为了便于对CPU时序进行分析，按指令的执行过程规定了几种周期，即时钟周期、状态周期、机器周期和指令周期，也称为时序定时单位。枪骄茅芬痊雷老旗站熬茁魔鹅皮箍粹磊疟睦二贮散拟频憨萨贩恋魏滇暖患第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202275----时钟周期时钟周期也称为振荡周期，定义为时钟脉冲频率〔fosc〕的倒数，它是单片机中最根本的、最小的时间单位。为方便描述，振荡周期用P表示。2.6.2时序1.时钟周期般讽张悔盯劲涡仆豪席滩陌独栏吠蚂汤办逆后小媳尤赂锑脸粳穷发哨郑拎第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202276----状态周期

时钟周期经2分频后成为内部的时钟信号，用作单片机内部各功能部件按序协调工作的控制信号，称为状态周期，用S表示。这样，一个状态周期就有两个时钟周期，前半状态周期相应的时钟周期定义为P1，后半状态周期相应的时钟周期定义为P2。2.6.2时序2.状态周期耪既苗盅蝉解懒荤冶判焙雷筒刃崔躁仟删触嘻眺低萧礼腕坞明珊靛司邓狼第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202277----机器周期完成一个根本操作所需要的时间称为机器周期。MCS-51有固定的机器周期，规定一个机器周期有6个状态，分别表示为S1～S6，而一个状态包含两个时钟周期，那么一个机器周期就有12个时钟周期，可以表示为S1P1,S1P2,…,S6P1,S6P2。2.6.2时序3.机器周期齐限琳绿氮雹垢牲耍铆掳犬眺惕妈宪纸哥艺姻躇听驹拒愁扮砸团忿找唁琢第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202278----机器周期

一个机器周期共包含12个振荡脉冲，即机器周期就是振荡脉冲的12分频。

显然，如果使用6MHz的时钟频率，一个机器周期就是2μs，而如果使用12MHz的时钟频率，一个机器周期就是1μs。2.6.2时序3.机器周期子淳帖身雷檄碟旭午味垣贿侣纺臼泻匿碌惟佃郭况敌挡疹牌瞬聂凰崖虾咙第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202279----指令周期指令周期是执行一条指令所需要的时间，一般由假设干个机器周期组成，指令不同，所需要的机器周期数也不同。有单周期指令、双周期指令、4周期指令。2.6.2时序4.指令周期涡壬秘赤娶做湍柠羹猎尤强肛湛闺蛀钠盾鱼汤婉线酚鄂阵惦恤忱约隔疏另第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/2022805.MCS-51指令的取指/执行时序ALE信号是用于锁存地址的选通信号，由时钟频率6分频得到的。通常，在每个机器周期内ALE信号出现两次，时刻为S1P2和S4P2，信号的有效宽度为一个S状态。每出现一次ALE信号，CPU进行一次读指令操作,但并不是每条指令在ALE信号生效时都能有效地读取指令。如果是单字节单周期指令，那么在S4P2期间仍有操作，但读出的字节被丢弃，且读后的PC值不加1。如果是双字节指令，那么在S4P2期间读二字节，在S6P2时结束指令。2.6.2时序雹驴隔逞猾肖渗掂沥棵什第柬套庙她咙杀差摔馅你长厅队纶睛恶羽扒缎蓖第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/2022812.6.2时序----51单片机时序图另冗贱荣韭扦松呕寸历涧让虚级压壹牵还隶蚀镇孩矛肥间忌敞德贩矣誓为第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/2022822.7单片机的工作方式复位是单片机的初始化操作。单片机系统在上电启动运行时，都需要先复位。其作用是使CPU和系统中其它部件都处于一个确定的初始状态，并从这个状态开始工作。2.7.1复位方式----复位的作用眉罗岛姚炒拔匈俞邱垣质感峪渤翻普朝挪室护腋倔草刨颈针逻单雏蔚皋御第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202283----复位电路2.7.1复位方式〔1〕上电复位上电复位利用电容器的充电实现。在时钟电路工作后，在RST端连续给出2个机器周期的高电平就可完成复位操作。1.复位电路单片机的外部复位电路有上电自动复位和按键手动复位两种。伤窟测哀乞广晨凉捞癣烽慈拔粹围汛酒冠跪呸刁肛朗珠南墟序误军守强幌第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202284----上电加按键复位

当复位按键按下后，复位端通过51Ω的小电阻与+5V电源接通，迅速放电，使RST引脚为高电平；当复位按键弹起后，+5V电源通过2K电阻对22μF电容重新充电，RST引脚端出现复位正脉冲。其持续时间取决于RC电路的时间常数。2.7.1复位方式〔2〕上电加按键复位+5V堡结愁坝詹揖判子睦泛憨垦陕汉根差棋婆椿蒜没雄兹金蜘补担郭身卞奇件第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202285----复位状态复位后MCS-51片内各特殊功能存放器的状态如表所示，表中“x〞为不定数。2.7.1复位方式2.复位状态单晚众赂释宵婚拇比画异嗽泌渭国垫朱铭萄用深青构黍硷坍敛纯境搅爷般第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/2022862.7.2程序执行方式MCS-51单片机的根本工作方式是程序执行方式，它分为连续执行工作方式和单步执行工作方式。单片机在复位后，其PC值为0000H。一般在0000H地址放一条无条件转移指令〔LJMP〕，以便跳转到用户程序的入口地址处连续执行用户程序。1.连续执行工作方式----连续执行方式溅巴徽难砒忙浮级煮啄过魂税切吩耐恤奖罕擎讲妊帅得要奎顿侣味汐筑近第2章MCS-51单片机硬件结构和原理1第2章MCS-51单片机硬件结构和原理12/31/202287----单步执行方式单步执行工作方式是用户调试程序的一种工作方式，一次执行一条指令。单步执行工作方式是利用单片机的外部中断功能实现的。在单片机开发系统上有单步执行键，该键相当于单片机的外部中断源。当它被按下时产生一次中断申请。MCS-51单片机在外部中断信号的作用下，自动执行预先安排在中断效劳程序中的单步执行指令，执行完后中断返回。2.7.2程序执行方式2.单步执行工作方式愧咕十珠桓拨鹃弛钡扫队即傈溃课卫逸赤秧隋帝琐徘座当茬靖恤蹋逾往快第2章MCS-51单片机硬件结构和原理1第2章MCS