锁相环频率合成器设计

-.z理工大学博文管理学院实习报告实习名称：锁相环频率合成器的设计专业班级：通信工程08班学生：蒙怡运**：80809140指导教师：唐超尘实习时间：2021年11月29日至2021年11月30日锁相环频率合成器的设计1方案设计在本系统中需要用到高性能的频率源作为混频信号的本振。频率合成器的方案主要有三种：直接式、间接式和直接数字频率式。直接式频率合成尽管有频率转换快的优点，但是其体积大的弱点无法适应现代系统要求。直接数字式由于其工作频率较低且本钱昂贵也不宜采用。间接式频率合成技术是运用锁相和数字分频器相结合的技术对信号频率进展四则运算，谐波分量是利用锁相环的窄带滤波特性加以滤除的，由于它不采用传统的谐波发生器、倍频器等器件，从而使频率合成器构造简单，造价低，并且有良好的相位噪声特性，所以我采用间接式频率合成方案。间接式频率合成器的具体实现方案由很多，主要有混频锁相式、取样锁相式和数字分频锁相式三种。我采用的是数字分频锁相式的。其原理方框图如下图：图1锁相环频率合成器原理图本电路由晶体振荡器、单片PLL、环路滤波器、相位补偿、VCO等组成。由于频率综合器要求较高的频谱纯度、捷变速度和频率点数，我采用了单片PLL中包含双模式的鉴频鉴相器，它具有既能降低相位噪声的模拟工作状态，又能提高鉴相频率，增加环路带宽的数字工作状态的双重功能，也即当环路进展频率捕捉时，它以鉴频工作方式工作，当进入相位锁定区域，就转为鉴相方式工作，所以它能够使环路快速自动入锁，无需扩捕电路。因此，在电路设计过程中，不需要参加频率预制时间，这样有助于提高频率捷变时间。同样，也能降低相位噪声。另外，对于输出频率大于2GHz的本振源，采用倍频法来得到微波毫米波段的输出信号。需要在锁相环的输出后附加微波毫米波倍频组件，以得到更高的频率。2各电路部件的实现2.1单片PLL为了满足小体积的要求，我采用单片PLL频率合成技术，单片PLL频率合成技术是现代频率合成技术的一大革命，它使得P、L、S波段实现小型化、低相位噪声频率合成器成为可能。在本方案中，我采用Q3236来实现。美国QUALM公司推出的Q3236单片PLL芯片，其性能优良，工作频率在0～2GHz，除此之外，Q3236还具有以下特性：设前置÷10/11分频器输入灵敏度围-10dBm～+10dBm鉴相器增益高达302mv输入驻波比小于2：1程序控制端口TTL/CMOS兼容，8bit串行的或并行的数据线锁定指示参考清楚比在1～16之间2～128分频器的工作频率可达300MHz，90～1295分频比的工作频率可达2GHzQ3236还包括以下几个功能部件：高速参考信号线性接收管和高速VCO的输出信号的线性接收器可以高频工作的÷10/11双模前置分频器由M和A计数器组成的吞脉冲计数分频器可编程的参考分频器数字鉴频/鉴相器锁定/失锁检测电路TTL/CMOS兼容的并行接口和8位数据总线接口使用Q3236来实现锁相环路，只需外加一阶环路滤波器和VCO，参考分频比和分频比均采用外部控制模式。2.2程序分频器由÷10/11双模前置分频器和由M和A计数器组成的吞脉冲分频器组成的程序分频器是频率综合器中的一个关键部件，它的可变分频器通过一定的微处理程序控制来设置和改变。在微波频率综合器中，为了提高分频器的工作速度，一般采用中规模集成电路的吞脉冲分频器。针对限制设置式程序分频器最高工作速度的两个因素：个位数的计数串行连结，个位数计数直接承接最高速脉冲；每一次计数循环都必须经过预量，以使各个可变十进制计数器重新获得关于尾数的信息。吞脉冲程序分频器采用脉冲吞除技术对此进展了改良，它将个位与十位可变十进制计数器并行连接，同时把个位计数所完成的记录尾数与除十两个任务结合起来，因此不需要中间预置操作。目前，吞脉冲技术是使用比拟普通的一种，它可以使数字分频器的工作频率提高到微波波段。在本方案中，VCO的输出频率围一定，因此分频器的控制码局部采用预置定标模式，就是同时采用了M计数器和A计数器，则输出频率与鉴相频率的关系为：f/f=〔M+1〕×10＋A,A≤M+1,M≠0由于N取值围确定，则可分别求出M和A与N每个值所对应的值。2.3环路滤波器在环路中，我采用有源比例积分滤波器。其电平偏移是通过将高速运算放大器结成差动方式来实现的。滤波器的作用是抑制基准频率等信号，不使它们漏至后面的积分器上。图2环路滤波器电路原理图这里，我在一般的有源比例积分滤波器之前加了一级辅助滤波器〔RC地同滤波器〕，目的在于滤除ωr成分的纹波电压。由于低通滤波器是时延网络，它的参加会改变原环路的开环频率特性G(jω)的振幅和相移，设计不当，有可能使原来的二阶环变成三阶环，严重时可能使环路强振荡无法工作，为了维护原二阶环路的各项性能，同时又能进一步对ωr分量有所抑制，通常采用辅助滤波器的截止频率ωr≥5ωn，还必须保证ωr＞ωc。环路滤波器的各电阻、电容值的取法如下：根据参考晶体振荡器和VCO的相位噪声曲线，取它们的交点处所对应的频率值作为环路带宽，再取一个较为适当的电容值，就可以根据下面的公式计算出电阻值。R=R=其中：K是压控灵敏度K是鉴相灵敏度ξ是阻尼系数一般取0.85辅助滤波器的电容值按下面的公式计算：C=对与本电路来说,K=2π(25MHz)K=0.302V/radωn=2π80krad/sξ=0.85电路调试过程中，这些电阻、电容的值需要在一定围适当调整，才能满足要求。后面的一些参数也是如此。2.4直流放大器如果鉴相器两个输出高电平的不对称和运算放大器的输入电压失调都会引起环路本身的相位误差，导致鉴相增益变化，使得环路不稳定，因此在环路中必须参加直流放大器对电平进展必要的调整和放大。为了在高增益锁相环路中增加同步围和捕捉围，保证鉴相增益的对称性，需要的环路中增加一级直流放大器，直流放大器的功能除了放大锁定时的直流电压外，它的交流特性在很大程度上还影响着锁相环路的许多重要性能，如它的非线性失真影响环路的捕捉特性和稳定性，频率特性影响环路的稳定性和低频端的相位噪声特性。因此，直流放大器是锁相环路的关键部件之一。当环路的差频信号的频率小于环路的捕捉带时，环路可以捕捉锁定。能捕捉锁定是由于PD输出的差拍信号波形上下不对称的而含有直流成分，正是由于这个直流分量逐渐积累，牵引VCO的频率向锁定方向变化，直至锁定。如果破坏环路捕捉过程中的直流电压积累规律，就会破坏环路的捕捉性能。PD输出的差额信号要经过直流放大器放大，如果直流放大器的非线性失真严重，放大后的差拍信号波形严重失真，直流分量就不会按照正常规律积累，破坏环路的捕捉性能。在实验中发现，直流放大器严重的非线性失真可能造成完全不能锁住，不能锁住表现在临近锁定时频率跳变，VCO的电压产生跳变。因此，对直流放大器的第一要求时具有大信号带宽；第二要直流放大器是低噪声的，这是因为直流放大器的低频噪声将直接加到VCO上，产生附加的相位噪声。综上所述，直流放大器选用超高速，超低噪声很好，驱动能力强的宽带运算放大器，这里我选用美国AD公司的AD844。2.5相位补偿电路众所周知，一个反应环路，如果它的闭环增益超过1,而且同时环路的相移超过π，则环路就会产生振荡。由于环路增益很大，不可防止地使相位裕量较小，这对一个环路系统来讲，就很容易引起自激。如果自激较为严重，将会导致环路失锁，继续情况严重，也会影响锁相环路输出信号的相位噪声。为了防止这种现象的发生，我设计的一种相位校正补偿电路。图3相位校正补偿电路2.6锁定指示电路由于锁定电压是OC输出，假设用发光二极管来指示，可以用电路来实现。图4锁定指示电路2.7压控振荡器〔VCO〕压控振荡器是锁相频率综合器的关键部件。在压控振荡器中，通常用的电调方法有两种，即偏压调和变容管调谐。变电容管是一个电容随外加电压变化的元件，将它和振荡回路的耦合，改变电容管上的电压，就可以改变振荡回路的谐振频率。它的调谐速度较高。在0-20V之间，电压控制曲线比拟好,我对VCO提出的要：1波段较适宜；2极高的频谱纯度；3极好的调谐线性；4能高速调谐；5输出功率大于30mv，带功率起伏小于0.5分贝；根据技术指标的要求，基于频率综合器在满足其他技术指标要求的前提下必须实现小型化这一要求，我选择MMC公司所生产的VCO，这种VCO具有体积小、可靠性高和使用方便等优点，他的一些具体指标如下：频率围700MHz～2000MHz相位噪声-97dBc/Hz(50kHz)谐波-15d