毕业设计-基于FPGA的任意信号发生器

PAGEPAGEII 毕业论文题目:基于FPGA的任意信号发生器PAGEPAGE17

摘要随着现代电子技术的发展，在电子测量及研究领域，常常需要用到各种高精确度的信号。单传统信号源的实现过多依赖硬件，而且外围电路过于复杂，调试过程比较麻烦，不容易修改和升级。基于这些要求，本文设计了一种利用DDS（直接数字合成）技术的任意信号发生器模块，这种仪器不但产生的波形种类多、频率高，而且还有体积小、可靠性高、操作灵活、使用方便及可由计算机直接控制等特点，相对于传统的独立仪器他易于系统的集成，可以最大的发挥计算机与微电子技术在当今测试领域中的应用。本文利用DDS技术并基于大规模FPGA器件实际并实现了任意信号发生器，其中介绍了实现的基本原理，给出了电路框图，说明了其内部结构和软件流程，简要指出器件的选择依据，最后给出仿真波形。同时阐述了设计思路和实现方法。经过修改和测试，输出波形达到技术要求，且整个系统结构紧凑、电路简单、控制灵活、稳定可靠、可扩展性强，其性能指标明显由于传统的函数发生器。论文结尾处对任意信号发生器技术和DDS技术做了进一步展望。关键词：信号发生器DDSFPGA

TitleFPGAbaseddesignarbitraryfrequencygeneratorAbstractAlongwiththemodernelectronictechnology'sdevelopment,intheelectronicsurveyingandtheresearcharea,needstouseeachkindofhighprecisionfrequentlythesignal.Thesingletraditionalsupplyoscillatorrealizesexcessivelyreliesonthehardware,moreovertheperipheralcircuitistoocomplex,thedebuggingprocessisquitetroublesome,isnoteasytoreviseandthepromotion.Basedontheserequests,thisarticledesignedonekindtouseDDS(directdigitalsynthesis)thetechnicalrandomsignalgeneratingdevicemodule,notonlythiskindofinstrumentproducedtheprofiletypeweremany,thefrequencywashigh,moreoveralsohadthevolumetobesmall,thereliabilitywashigh,theoperationwasflexible,theeasytooperateandmightbycharacteristicsandsooncomputerpositivegoverning,beoppositeinthetraditionalindependentinstrumenthetheeasysystem'sintegration,maythebiggestdisplaycomputerandthemicroelectronictechnologyistestinginthedomainnowtheapplication.ThisarticleusedtheDDStechnologyandactualandhasrealizedtherandomsignalgeneratingdevicebasedonthelarge-scaleFPGAcomponent,introducedrealizedthebasicprinciple,hasgiventheelectriccircuitdiagram,explaineditsinternalstructureandthesoftwareflow,pointedoutbrieflycomponent'schoicebasis,gavethesimulationprofilefinally.Simultaneouslyelaboratedthedesignmentalityandrealizesthemethod.Aftertherevisionandthetest,theoutputwaveshapeachievethespecification,andtheoverallsystemstructureiscompact,theelectriccircuitissimple,controlnimble,stablereliable,extendibility,itsperformanceindexobviouslyasaresultoftraditionalfunctiongenerator.ThepaperendingplacedidtotherandomsignalgeneratingdevicetechnologyandtheDDStechnologyhasfurtherforecast.KeywordsDDSFPGAArbitraryfrequencygenerator目次Abstract II1绪论 11.1信号发生器的发展 11.2信号发生器分类 11.3频率合成技术 21.4DDS技术 42器件及开发软件介绍 42.1FPGA简介 42.2开发软件介绍 52.2.1quartus简介 52.2.2quartus设计流程 62.2.3QuartusⅡ的设计特点 62.3modelsim简介 73系统的设计实现 83.1DDS特点 83.2DDS原理系统实现 83.3DDS信号质量分析 113.4DDS系统优缺点 124.实验结果及前景展望 13结论 14致谢 15参考文献 161绪论随着科学技术的日新月异的发展，各种各样的电子产品也正在逐步向着高精尖技术方向发展。电子技术广泛的应用于工业、农业、交通运输、航空航天、国防建设等国民经济的诸多领域中，数字电子技术已经渗透到了人们生活的各个层面，信号发生器是一种常用的信号源，广泛应用于电子电路、自动控制和科学试验等领域。它是一种为电子测量和计量工作提供符合严格技术要求的电信号设备。因此，信号发生器和示波器、电压表、频率计等仪器一样是最普通、最基本的，也是应用最广泛的电子仪器之一，几乎所有的电参量的测量都需要用到信号发生器。1.1信号发生器的发展信号发生器是一种历史最为悠久的测量仪器。早在二十年代，当电子设备刚开始出现时，它就出现了。随着通信和雷达技术的发展，四十年代出现了主要用于测试各种接收机的标准信号发生器，使信号发生器从定性分析的测试仪器成为定量分析的测量仪器。同时还出现了可用来测试脉冲电路或用作脉冲调制器的脉冲信号发生器。由于早期的信号发生器机械结构比较复杂，功率比较大，电路比较简单(与数字仪器、示波器等相比)，因此发展速度较慢。直到1964年才出现了第一台全晶体管的信号发生器。自六十年代以来，信号发生器有了迅速的发展，出现了函数发生器、扫频信号发生器、合成信号发生器、程控信号发生器，等新种类。各类信号发生器的主要性能指标也都有了大幅度的提高，同时在简化机械结构、小型化、多功能等各方面也有了显著的进展。1.2信号发生器分类信号发生器的应用非常广泛，种类也相当繁多。首先，信号发生器可以分为通用和专用两大类。专用信号发生器主要是为了某种特殊的测量目的而研制的。如电视信号发生器、编码脉冲信号发生器等。这种发生器的特性是受测量对象的要求所制约的。其次，信号发生器按输出波形又可分为正弦波形发生器、脉冲信号发生器、函数发生器和任意波形发生器等。再次，按其产生频率的方法又可分为谐振法和合成法两种。一般传统的信号发生器都采用谐振法，即用具有频率选择性的回路来产生正弦振荡，获得所需频率。但也可以通过频率合成技术来获得所需的频率利用频率合成技术制成的信号发生器。所谓频率合成技术就是指从一个高稳定和准确的参考频率源，经过技术处理，生成大量离散的频率输出。技术处理方法可以是传统的用硬件实现频率的加、减、乘、除基本运算，可以是锁相环技术，也可以是各种数字技术和计算技术。参考频率可由高稳定的参考振荡器(一般为晶体振荡器)产生，所生成的一系列离散频率输出与参考振荡器频率有严格的比例关系，并且具有同样的准确度和稳定度。基于频率合成原理制成的信号发生器，由于可以获得很高的频率稳定度和精确度，因此发展非常迅速。尤其是最近随着现代电子技术的发展，其应用更是有了质的飞跃。1.3频率合成技术频率合成技术在本世纪30年代开始提出，它的发展己经有70年的历史。在这70年的历史中，大致可以分成三个发展阶段:直接式频率合成技术，锁相环频率合成技术以及直接数字频率合成技术。所谓直接频率合成技术就是用倍频、分频和混频电路对一个或几个基准频率进行加、减、乘和除的运算，从而产生所需要的频率信号，并通过窄带滤波器选出。这是最先出现的一种合成器类型的频率信号源。这种频率合成器原理简单，易于实现。其合成方法大致可分为两种基本类型:一种是所谓非相关合成方法，另一种是所谓相关合成方法。这两种合成方法的主要区别在于所使用的参考频率源的数目不同。非相关合成方法使用多个晶体参考频率源，所需的各种频率分别由这些参考源提供。它的缺点在于制作具有相同频率稳定性和精度的多个晶体参考频率源既复杂又困难，而且成本很高。相关合成方法只使用一个晶体参考频率源，所需的各种频率都由它经过分频、混频和倍频后得到的，因而合成器输出频率的稳定性和精度与参考源一样，现在绝大多数直接频率合成技术都使用这种合成方法。直接频率合成器的频率范围宽，频率转换较快，可以达到微秒级，频率间隔较小(Hz)，工作稳定可靠;但是寄生输出大，需要大量的模拟元件，结构复杂，体积大，成本高。直接频率合成技术所固有的缺点，在锁相环(Phase一LockedLooPs)频率合成技术中得到了很大的改善。锁相环频率合成技术(简称PLL)是在40年代初根据控制理论的线性伺服环路发展起来的，最早用于电视机的扫描同步电路，以减少噪声对同步的影响，从而使电视的同步性能得到重大改进。同时，它的低噪声跟踪特性也得到人们的高度重视，发展越来越快，以致于今天被广泛的应用于无线电技术领域的各个方面。锁相频率环合成技术也叫间接式频率合成，这种合成方法所使用的电路较直接式频率合成简单。它主要是将含有噪声的振荡器放在锁相环路内，它的相位锁定在希望的信号上，从而使振荡器本身的噪声被抑制，使它的输出频谱大大提纯。锁相环频率合成技术的原理框图如图1一1所示。其主要由四部分构成，晶体参考频率源提供基准频率fs，压控振荡器的输出频率fo经分频器分频后，送入鉴相器，与基准频率进行相位比较，从而产生误差信号，并以此误差信号来调整压控振荡器的输出。其中环路滤波器起着平滑鉴相器输出电压的作用，它能滤掉高频部分和噪声，从而增加系统的稳定性。图1一1锁相环频率合成技术的原理框图锁相环频率合成技术提供了一种从单个参考频率获得大量稳定而准确的输出频率的方法，并且频率输出范围宽，电路结构简单，成本低。但是，锁相环频率合成技术也有它的问题，例如响应慢就是它的固有缺点。由于它是采取闭环控制的，系统的输出频率改变后，重新达到稳定的时间也就比较长。所以锁相环频率合成器要想同时得到较高的频率分辨率和转换率非常困难。锁相环的频率转换时间一般为毫秒级，同时频率间隔也不可能做得很小。1.4DDS技术直接数字频率合成技术(DirectDigitalSynthesis)完全不同于我们己经熟悉的直接频率合成技术和锁相环频率合成技术。直接数字频率合成技术(简称DDS)的理论早在七十年代就被提出。它的基本原理就是利用采样定理，通过查表法产生波形，由于硬件技术的限制，DDS技术当时没能得到广泛应用。随着大规模集成电路技术的飞速发展，DDS技术的优越性己逐步显现出来。不少学者认为，DDS是产生信号和频率的一种理想方法，发展前景十分广阔。与其他频率合成方法相比较，直接数字频率合成技术的主要优点是易于程控，相位连续，输出频率稳定度高，分辨率高。其频率分辨率可以达到10-3。而且频率转换速度快，可小于100ns，特别适宜用在跳频无线通信系统。其相位噪声主要决定于参考时钟振荡器。目前，DDS系统的时钟频率己经超过了1.6GHZ，其输出频率已高达800MHZ。除此之外，由于DDS技术是利用查表法来产生波形的，所以它也适用于任意波形发生器(ArbitrveformGenerator)。这是DDs技术另一个非常重要的应用。2器件及开发软件介绍2.1FPGA简介FPGA是英文FieldProgrammableGateArray的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA采用了逻辑单元阵列LCA（LogicCellArray）这样一个新概念，内部包括可配置逻辑模块CLB（ConfigurableLogicBlock）、输出输入模块IOB（InputOutputBlock）和内部连线（Interconnect）三个部分。FPGA的基本特点主要有：1）采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。2）FPGA可做其它全定制或半定制ASIC电路的中试样片。3）FPGA内部有丰富的触发器和I／O引脚。4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。5）FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。目前FPGA的品种很多，有XILINX的XC系列、TI公司的TPC系列、ALTERA公司的FIEX系列等。FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，FPGA的使用非常灵活。FPGA是新一代的数字逻辑器件，也是近几年来集成电路发展最快的品种之一。这种器件具有高集成度、高速度、高可靠性等最明显的特点，其时钟延迟可达纳秒级，结合其并行工作方式在超高速应用领域和实时测控方面有非常广阔的应用前景。由于FPGA的集成规模非常大，可利用先进的EDA工具进行电子系统设计和产品开发。由于开发工具的通用性，设计语言的标准化，以及设计过程几乎与所用器件的硬件结构没有关系，所以设计成功的各类逻辑功能快软件有很好的兼容性和可移植性，它几乎可可用于任何型号和规模的FPGA中，从而使产品设计效率大幅度提高，在很短时间内即可完成十分复杂的系统设计，这正是产品快速进入市场最宝贵的特征。也是本设计选择FPGA的主要原因。2.2开发软件介绍2.2.1quartus简介QuartusⅡ是Altera公司的综合PLD开发软件，支持原理图、VHDL、Verilog-HDL以及AHDL等多种实际输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置完整PLD设计流程。QuartusⅡ可以再PC、LINUX以及UNIX上使用，除了可以使用TCL脚本完成设计流程外，提供了完善的用户图形设计界面。具有运行速度快，界面统一，功能集中，易学易用等特点。QuartusⅡ支持Altera的IP内核，包含了LPM/MegaFunction宏功能模块库。使用户可以充分利用成熟的模块，简化了设计复杂性加快了设计速度。及第三方EDA工具的良好支持也使用户在设计流程的各个阶段使用熟悉的第三方EDA工具。2.2.2quartus设计流程QuartusⅡ的设计流程图如图2-2-2-1所示。用户首先对所做项目进行设计，明确设计目的、设计要求。然后利用原理图输入方式或文本输入方式进行设计输入。输入完成后进行编译，若编译过程中发现错误，则应检查设计输入以修改错误，直至没有错误产生。编译完成后进行仿真，检查是否达到设计要求，若未达到要求，需重新检查设计输入及编译过程，不断更迭，直至满足设计要求。最后将设计配置到目标器件中进行硬件验证与测试。2.2.3QuartusⅡ的设计特点编译增强特性提高设计效率QuartusⅡ编译增强特性为高密度FPGA提供最高效的增强设计方法，将设计编译时间缩短了近70%,通过LogicLock设计流程设计人员可以针对独立的设计分区进行优化，对于没有改动的分区则保留其特性不变，从而提高时序逼近效率。更快集成IPQuartusⅡ设计软件含有SOPCBuider工具，SOPCBuider是QuartusⅡ特有的软件工具，能快速方便地构造嵌入式系统。在设计周期的早期就对I/O引脚进行分配确认QuartusⅡ软件可以进行预先I/O分配和确认操作，这样就可以在整个设计流程中尽早开始印制电路板的布线设计工作。同样。设计人员可以在任何时间对引脚的分配进行修改确认，无需再进行设计编译，使用全新的命令行和脚本功能自动化设计流程。用户可以使用命令行或QuartusⅡ软件中的图形用户界面对立运行QuartusⅡ中的综合，布局布线，时序分析，以及编程等模块。除了提供Synopsys设计约束的脚本支持以外，QuartusⅡ软件中目前还包括了易用的工具命令语言。频率测量方案很多，但在不同的需求场合不同的需求精度来说所采用的方案也不相同，对于符合本设计要求的方案主要有以下两种：方案一：用专用频率计模块来测量频率，如ICM7216芯片，其内部带放大整形电路，可以直接输入正弦信号，外部振荡部分选用一块高精度晶振和两个低温度系数电容构成10MHz振荡电路，其转换开关具有0.01s，0.1s，1s，10s四种闸门时间，量程可以自动切换，待计数过程结束时显示测频结果。方案二：利用可编程计数器来实现频率的测量，将被测信号转换为方波信号输入可编程计数器ftest的Fx端口，并用门控制信号door在高电平时对脉冲计数，最后计数值送入数码管中显示。对以上方案进行比较，利用频率计模块来实现频率测量，ICM7216的外围硬件电路复杂，测频精度不够高；而采用方案二，用VHDL可编程实现的控制计数器工作，硬件简单且频率测量精度高，这也是目前较为成熟的一种高精度测频方案。因此综合各方面的因素考虑采用方案二来实现频率的测量。2.3modelsim简介Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/AjSIC设计的首选仿真软件。

主要特点：

•RTL和门级优化，本地编译结构，编译仿真速度快，跨平台跨版本仿真；

•单内核VHDL和Verilog混合仿真；

•源代码模版和助手，项目管理；

•集成了性能分析、波形比较、代码覆盖、数据流ChaseX、SignalSpy、虚拟对象VirtualObject、Memory窗口、Assertion窗口、源码窗口显示信号值、信号条件断点等众多调试功能；

•C和Tcl/Tk接口，C调试；

•对SystemC的直接支持，和HDL任意混合

•支持SystemVerilog的设计功能；

•对系统级描述语言的最全面支持，SystemVerilog,SystemC,PSL;3系统的设计实现3.1DDS特点这种技术的实现的实现依赖于告诉数字电路的产生，目前，其工作速度主要受D/A变速器的限制。利用正弦信号的相位与时间呈线性关系特性，利用查表的方式得到信号的瞬时幅值，从而实现频率合成。DDS具有超宽的相对带宽，超高的捷变速率，超细的分辨率以及相位的连续性，可编程全数字化，以及可方便实现各种调制等优越性能。但存在杂散大的缺点，限于数字电路的工作速递，DDS的频率上限目前只能达到数百兆，限制了某些领域的应用。3.2DDS原理系统实现图3-2-1DDS原理框图系统工作过程为：将存于数表中的数字波形，将数模转换器D/A,形成模拟量波形。2．两种方法可以改变输出信号的频率：(1):改变查表寻址的时钟CLOCK频率，可以改变输出波形频率。(2):改变寻址的步长来改变输出信号频率，DDS即采用此法。步长即为数字波形查表的相位增量。由累加器对相位增量进行累加。累加器的值作为查表地址。3.D/A输出的阶梯形波形，经低通（带通）滤波，成为质量符合的模拟波形。图3-2-2累加器工作示意图设相位累加器的位宽为,Sin表的大小为,累加器的高P位用于寻址Sin表.时钟Clock的频率为,若累加器按步进为1地累加直至溢出一遍的频率为若以M点为步长,产生的信号频率为M称为频率控制字该DDS系统的核心是相位累加器，它由一个加法器和一个位相位寄存器组成，每来一个时钟，相位寄存器以步长增加，相位寄存器的输出与相位控制字相加，然后输入到正弦查询表地址上。正弦查询表包含一个周期正弦波的数字幅度信息，每个地址对应正弦波中0-3600范围的一个相位点。查询表把输入的地址相位信息映射成正弦波幅度的数字量信号，驱动DAC，输出模拟量。相位寄存器每经过/M个时钟后回到初始状态，相应地正弦查询表经过一个循环回到初始位置，整个DDS系统输出一个正弦波。输出正弦波周期为 频率为频率控制字与输出信号频率和参考时钟频率之间的关系为： 其中N是相位累加器的字长。频率控制字与输出信号频率成正比。由取样定理，所产生的信号频率不能超过时钟频率的一半，在实际运用中，为了保证信号的输出质量，输出频率不要高于时钟频率的33%,以避免混叠或谐波落入有用输出频带内。在图中，相位累加器输出位并不全部加到查询表，而要截断。相位截断减小了查询表长度，但并不影响频率分辨率，对最终输出仅增加一个很小的相位噪声。DAC分辨率一般比查询表长度小2-4位。通常用频率增量来表示频率合成器的分辨率，DDS的最小分辨率为这个增量也就是最低的合成频率。最高的合成频率受奈奎斯特抽样定理的限制，所以有与PLL不同,DDS的输出频率可以瞬时地改变,即可以实现跳频，这是DDS的一个突出优点，用于扫频测量和数字通讯中，十分方便。3.3DDS信号质量分析DDS信号源的性能指标：1,频率稳定度，等同于其时鈡信号的稳定度。2,频率的值的精度，决定于DDS的相位分辨率。即由DDS的相位累加器的字宽和ROM函数表决定。本题要求频率按10Hz步进，频率值的误差应远小于10Hz。DDS可达到很高的频率分辨率。3,失真与杂波：可用输出频率的正弦波能量与其他各种频率成分的比值来描述。失真与杂波的成分可分为以下几个部分：⑴，采样信号的镜像频率分量。DDS信号是由正弦波的离散采样值的数字量经D/A转换为阶梯形的模拟波形的，当时钟频率为，输出正弦波的频率为时，存在着以采样频率为折叠频率的一系列镜像频率分量，这些镜像频率值为n±它们的幅度沿Sin(x)/x包络滚降。其输出信号的频谱如图6.19所示。⑵D/A的字宽决定了它的分辨率，它所决定的杂散噪声分量，满量程时，对信号的信噪比影响可表示为S/D+N=6.02B+1.76dB其中B为D/A的字宽，对于10位的D/A，信噪比可达到60dB以上。增加D/A的位数，可以减少波形的幅值离散噪声。另外，采用过采样技术，即大幅度增加每个周期中的样点数（提高时钟频率），也可以降低该类噪声。过采样方法使量化噪声的能量分散到更宽的频带，因而提高了信号频带内的信噪比。⑶相位累加器截断造成的杂波。这是由正弦波的ROM表样点数有限而造成的。通过提高时钟频率或采用插值的方法增加每个周期中的点数（过采样），可以减少这些杂波分量。⑷D/A转换器的各种非线性误差形成的杂散频率分量，其中包括谐波频率分量，它们在N频率处。这些杂波分量的幅度较小。⑸，其他杂散分量，包括时钟泄漏，时钟相位噪声的影响等。D/A后面的低通滤波器可以滤去镜像频率分量和谐波分量，可以滤去带外的高频杂散分量，但是，无法滤去落在低通带内的杂散分量。3.4DDS系统优缺点优点（1）输出频率相对带宽较宽 输出频率带宽为50%fs（理论值）。但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制，实际的输出频率带宽仍能达到40%fs。（2）频率转换时间短 DDS是一个开环系统，无任何反馈环节，这种结构使得DDS的频率转换时间极短。事实上，在DDS的频率控制字改变之后，需经过一个时钟周期之后按照新的相位增量累加，才能实现频率的转换。因此，频率时间等于频率控制字的传输，也就是一个时钟周期的时间。时钟频率越高，转换时间越短。DDS的频率转换时间可达纳秒数量级，比使用其它的频率合成方法都要短数个数量级。（3）频率分辨率极高 若时钟fs的频率不变，DDS的频率分辨率就是则相位累加器的位数N决定。只要增加相位累加器的位数N即可获得任意小的频率分辨率。目前，大多数DDS的分辨率在1Hz数量级，许多小于1mHz甚至更小。（4）相位变化连续 改变DDS输出频率，实际上改变的每一个时钟周期的相位增量，相位函数的曲线是连续的，只是在改变频率的瞬间其频率发生了突变，因而保持了信号相位的连续性。（5）输出波形的灵活性 只要在DDS内部加上相应控制如调频控制FM、调相控制PM和调幅控制AM，即可以方便灵活地实现调频、调相和调幅功能，产生FSK、PSK、ASK和MSK等信号。另外，只要在DDS的波形存储器存放不同波形数据，就可以实现各种波形输出，如三角波、锯齿波和矩形波甚至是任意的波形。当DDS的波形存储器分别存放正弦和余弦函数表时，既可得到正交的两路输出。（6）其他优点 由于DDS中几乎所有部件都属于数字电路，易于集成，功耗低、体积小、重量轻、可靠性高，且易于程控，使用相当灵活，因此性价比极高。局限性（1）输出频带范围有限 由于DDS内部DAC和波形存储器（ROM）的工作速度限制，使得DDS输出的最高频有限。目前市场上采用CMOS、TTL、ECL工艺制作的DDS工习片，工作频率一般在几十MHz至400MHz左右。采用GaAs工艺的DDS芯片工作频率可达2GHz左右。（2）输出杂散大 由于DDS采用全数字结构，不可避免地引入了杂散。其来源主要有三个：相位累加器相位舍位误差造成的杂散；幅度量化误差（由存储器有限字长引起）造成的杂散和DAC非理想特性造成的杂散。4.实验结果及前景展望

结论本次设计成功的完成了对于低频频率的测量和两路信号相位差的测量实现过程，达到了预计的效果，体现了数字式测量仪的主要特征。利用简单的器件就能实现复杂的数据测量、统计和显示，体现了现在电子技术在生产和生活中的巨大成效，达到了设计题目本身的要求。并通过本次设计的过程，加深了对EDA技术的理解，在不断的重温和学习新的知识的过程中完成了本次设计任务。测量两路信号时，将信号分别接到系统的两个输入端口上，在开关断开的状态下，数码管显示的数据为信号的频率；开关闭合，数码管则显示的是两路信号的相位差。本系统实现了题目基本部分以及发挥部分的要求，经过测试，