《数字逻辑基础》配套教学课件

数字逻辑基础数字电子技术的发展集成电路电子管晶体管分立元件（（SSI（100以下）MSI（〈103）LSI（〈104）超大规模VLSI（105以上）1906年，福雷斯特等发明了电子管；电子管体积大、重量重、耗电大、寿命短。世界上第一台计算机用了1.8万只电子管，占地170平方米，重30吨，耗电150W。目前在一些大功率发射装置中使用。数字电子技术的发展1948年，肖克利等发明了晶体管，其性能在体积、重量方面明显优于电子管，但器件较多时由分立元件组成的分立电路体积大、焊点多、电路的可靠性差。集成电路电子管晶体管分立元件（（SSI（100以下）MSI（〈103）LSI（〈104）超大规模VLSI（105以上）数字电子技术的发展1960年集成电路出现，成千上万个器件集成在一块芯片，大大促进了电子学的发展，尤其促进数字电路和微型计算机的飞速发展。集成电路电子管晶体管分立元件（（SSI（100以下）MSI（〈103）LSI（〈104）超大规模VLSI（105以上）数字电子技术的发展ULSI（特大）：千万GSI（巨大）：上亿IntelCorei7有14亿个晶体管目前半导体制造工艺：14纳米集成电路电子管晶体管分立元件（（SSI（100以下）MSI（〈103）LSI（〈104）超大规模VLSI（105以上）为什么学习数字逻辑（逻辑代数）？数字逻辑是数字电子技术的理论基础是实际问题的抽象红绿灯1数制和码制1.1概述数字量和模拟量数字量：变化在时间上和数量上都是不连续的（离散的）存在一个最小数量单位统计通过某个桥梁的汽车数量模拟量：变化在时间上或数值上是连续的。热电偶工作时输出的电压或电流信号数字量和模拟量模拟电路：处理的信号是时间上连续的信号数字电路：处理的信号是离散的信号数字电路和模拟电路不同点和共同点：工作信号，研究的对象，分析/设计方法以及所用的数学工具都有显著的不同；都是电子电路。电子电路的作用：处理信息数字电路：用一个离散的电压序列来表示信息模拟电路：用连续的模拟电压/电流值来表示信息数码数字信号：用数码表示信息可以用来表示数量的大小，进行算术运算可以用来表示不同的事物，或事物的不同状态。数制和码制1.2几种常用的数制数制：

①每一位的构成

②从低位向高位的进位规则常用到的： 十进制，二进制，八进制，十六进制十进制，二进制，八进制，十六进制逢二进一逢八进一逢十进一逢十六进一十进制：

N进制：（基数N、权Ni）

ki：是第i位的系数，可以是0~N-1中的任何一个

小数部分：i为负数

二进制八进制十六进制十进制数二进制八进制十六进制00000000001000101102001002203001103304010004405010105506011006607011107708100010809100111910101012A11101113B12110014C13110115D14111016E15111117F不同进制数的对照表1.3不同数制间的转换一、二－十转换二、十－二转换整数部分:例：∟∟∟∟∟∟∟∟二、十－二转换小数部分:例：三、二－十六转换例：将(01011110.10110010)2化为十六进制四、十六－二转换例：将(8FAC6)16化为二进制五、八进制数与二进制数的转换例：将(011110.0101)2化为八进制例：将(52.43)8化为二进制六、十六进制数与十进制数的转换

十六进制转换为十进制

十进制转换为十六进制：通过二进制转化整数部分除以16，小数部分乘以16

1.4二进制运算1.4.1二进制算术运算的特点 算术运算：1：和十进制算数运算的规则相同

2：逢二进一

特点：加减乘除全部可以用移位和相加两种操作实现

简化了电路结构

所以数字电路中普遍采用二进制算数运算1.4二进制运算1.4.2原码、反码、补码和补码运算

二进制数的原码：二进制数的正、负号也是用0/1表示的。在定点运算中，最高位为符号位（0为正，1为负）如+89=（01011001）

-89=（1

1011001）1.4二进制运算1.4.2原码、反码、补码和补码运算

二进制数的反码：正数的反码：与原码相同负数的反码：符号位仍为1，数值位逐位求反最高位为符号位（0为正，1为负）如+89=（01011001）

-89=（1

0100110）

相当于：全1减去正值10–5=510+7－12=5（舍弃进位）

7+5=12产生进位的模

7是-5对模数12的补码补码的概念

1011–0111=0100

（11-7=4）1011+1001=10100

=0100（舍弃进位）（11+9－16=4）0111+1001=241001是-0111对模24（16）

的补码二进制数的补码：最高位为符号位（0为正，1为负）正数的补码和它的原码相同负数的补码=数值位逐位求反(反码)+1

如+5=（00101）

-5=（11011）通过补码，将减一个数用加上该数的补码来实现

两个补码表示的二进制数相加时的符号位讨论例：用二进制补码运算求出13＋10、13－10、－13＋10、－13－10结论：将两个加数的符号位和来自最高位数字位的进位相加，结果就是和的符号解：1.5几种常用的编码一、十进制代码

几种常用的十进制代码十进制数8421码余3码2421码5211码余3循环码000000011000000000010100010100000100010110200100101001001000111300110110001101010101401000111010001110100501011000101110001100601101001110010011101701111010110111001111810001011111011011110910011100111111111010二、格雷码编码顺序二进制格雷码编码顺序二进制码格雷码000000000810001100100010001910011101200100011101010111130011001011101111104010001101211001010501010111131101101160110010114111010017011101001511111000特点：1.每一位的状态变化都按一定的顺序循环。

2.编码顺序依次变化，按表中顺序变化时，相邻代码只有一位改变状态。应用：减少过渡噪声

三、美国信息交换标准代码（ASCⅡ）标准ASCⅡ码是一组七位二进制代码，共128个扩展ASCⅡ码允许将每个字符的第8位用于确定附加的128个特殊符号字符、外来语字母和图形符号应用：计算机和通讯领域

标准ASCⅡ也叫基础ASCII码，使用7位二进制数来表示所有的大写和小写字母，数字0到9、标点符号，以及在美式英语中使用的特殊控制字符。0～31及127(共33个)

没有特定的图形显示，但会依不同的应用程序，而对文本显示有不同的影响控制字符：如LF（换行）、CR（回车）、FF（换页）等通信专用字符：SOH（文头）、ACK（确认）等其余为可显示字符

大写和小写字母，数字0到9、标点符号习题

课本习题1.4、1.5、1.6、1.9、1.11、1.12、1.13、1.14、1.15的第(4)小题求负数绝对值时，可用二进制取反加1求负值的方法。网盘：/s/1xq10xDfA2nXM2Avmfr53xw密码：w3pu2逻辑代数基础2.1概述基本概念数码：不同事物，事物的不同状态逻辑：事物的因果关系逻辑运算的数学基础： 逻辑代数在二值逻辑中的变量取值：0/12.2逻辑代数中的三种基本运算

与（AND）或（OR）非（NOT）以A=1表示开关A合上，A=0表示开关A断开；

以Y=1表示灯亮，Y=0表示灯不亮；

三种电路的因果关系不同与条件同时具备，结果发生Y=AANDB=A&B=A·B=ABABY0000100011或条件之一具备，结果发生Y=AORB=A+BABY0000110111非条件不具备，结果发生

AY0110几种常用的复合逻辑运算与非 或非 与或非几种常用的复合逻辑运算异或Y=AB=AB’+A’BABY0000110110几种常用的复合逻辑运算同或Y=A⊙BABY0010100011 2.3.1基本公式

2.3.2常用公式2.3逻辑代数的基本公式和常用公式2.3.1基本公式根据与、或、非的定义，得表2.3.1的布尔恒等式序号公式序号公式101′

=0;0′=110A=0111+A=121A=A120+A=A3AA=A13A+A=A4AA′=014A+A′=15AB=BA15A+B=B+A6A(BC)=(AB)C16A+(B+C)=(A+B)+C7A(B+C)=AB+AC17A+BC=(A+B)(A+C)8(AB)′=A′+B′18(A+B)′=A′B′9(A′)′=A证明方法：真值表

推演重叠律互补律交换律结合律分配律反演律还原律公式（17）的证明（真值表法）：ABCBCA+BCA+BA+C（A+B）(A+C)0000000000100010010001000111111110001111101011111100111111111111A+BC=(A+B)(A+C)公式（17）的证明（公式推演法）：A+BC=(A+B)(A+C)2.3.2若干常用公式序号公式21A+AB=A22A+A′B=A+B23AB+AB′=A24A(A+B)=A25AB+A′C+BC=AB+A′CAB

+A′C+BCD=AB+A′C26A(AB)′=AB′;A′(AB)′=A′2.4逻辑代数的基本定理2.4.1代入定理

------在任何一个包含A的逻辑等式中，若以另外一个逻辑式代入式中A的位置，则等式依然成立。2.4.1代入定理应用举例：式（17）A+BC=(A+B)(A+C) A+B(CD)=(A+B)(A+CD) =(A+B)(A+C)(A+D)2.4.1代入定理应用举例：

式（8）2.4逻辑代数的基本定理2.4.2反演定理

-------对任一逻辑式运算顺序不变:先括号，然后乘，最后加

不属于单个变量的上的反号保留不变德摩根定理 (AB)’=A’+B’ (A+B)’=A’B’2.4.2反演定理应用举例：2.4.3对偶定理若两逻辑式相等，则它们的对偶式也相等基本公式也可由对偶定理得出序号公式序号公式101′

=0;0′=110A=0111+A=121A=A120+A=A3AA=A13A+A=A4AA′=014A+A′=15AB=BA15A+B=B+A6A(BC)=(AB)C16A+(B+C)=(A+B)+C7A(B+C)=AB+AC17A+BC=(A+B)(A+C)8(AB)′=A′+B′18(A+B)′=A′B′9(A′)′=A习题

用公式推演法证明。2.5.1逻辑函数Y=F(A,B,C,······)------若以逻辑变量为输入，运算结果为输出，则输入变量值确定以后，输出的取值也随之而定。输入/输出之间是一种函数关系。注：在二值逻辑中， 输入/输出都只有两种取值0/1。2.5逻辑函数及其表示方法任何一件具体的因果关系都可以用一个逻辑函数来描述

举重裁判电路2.5.2逻辑函数的表示方法真值表逻辑式逻辑图波形图卡诺图计算机软件中的描述方式各种表示方法之间可以相互转换真值表ABCY00000010010001101000101111011111逻辑式将输入/输出之间的逻辑关系用与/或/非的运算式表示就得到逻辑式。

Y=A(B+C)逻辑图用逻辑图形符号表示逻辑运算关系，与逻辑电路的实现相对应。波形图将输入变量所有取值可能与对应输出按时间顺序排列起来画成时间波形。卡诺图EDA(电子设计自动化)中的描述方式

HDL(HardwareDescriptionLanguage)

VHDL(VeryHighSpeedIntegratedCircuit…)VerilogHDL EDIF DTIF

。。。

各种表现形式的相互转换：真值表逻辑式例：奇偶判别函数的真值表A=0,B=1,C=1使

A′BC=1A=1,B=0,C=1使AB′C=1A=1,B=1,C=0使

ABC′=1这三种取值的任何一种都使Y=1,所以

Y=A′BC+AB′C+ABC′（最小项之和）ABCY00000010010001111000101111011110真值表->逻辑式：找出真值表中使Y=1的输入变量取值组合。每组输入变量取值对应一个乘积项，其中取值为1的写原变量，取值为0的写反变量。将这些变量相加即得Y。逻辑式->真值表：

把输入变量取值的所有组合逐个代入逻辑式中求出Y，列表Y=A(B+C)逻辑式->逻辑图用图形符号代替逻辑式中的逻辑运算符按运算优先顺序连接起来逻辑图->逻辑式

从输入到输出逐级写出每个图形符号对应的逻辑运算式。波形图真值表最小项m：m是乘积项包含n个因子n个变量均以原变量和反变量的形式在m中出现一次2.5.3逻辑函数的两种标准形式

最小项之和最大项之积

对于n变量函数有2n个最小项最小项举例：两变量A,B的最小项（n=2）三变量A,B,C的最小项（n=3）最小项的编号：最小项取值对应编号ABC十进制数0000m00011m10102m20113m31004m41015m51106m61117m7最小项的性质在输入变量任一取值下，有且仅有一个最小项的值为1。全体最小项之和为1。任何两个最小项之积为0。两个相邻的最小项之和可以合并，消去一对因子，只留下公共因子。

------相邻：仅一个变量不同的最小项如逻辑函数最小项之和的形式：例：利用公式可将任何一个函数化为逻辑函数最小项之和的形式：例：利用公式可将任何一个函数化为逻辑函数最小项之和的形式：例：利用公式可将任何一个函数化为逻辑函数最小项之和的形式：例：逻辑函数最小项之和的形式：例：逻辑函数最小项之和的形式：例：逻辑函数最小项之和的形式：例：习题2.6逻辑函数的化简法逻辑函数的最简形式最简与或

------包含的乘积项已经最少，每个乘积项的因子也最少，称为最简的与-或逻辑式。

同一个逻辑函数，Y2更简单。2.6.1公式化简法反复应用基本公式和常用公式，消去多余的乘积项和多余的因子。例：

AB+A′C+BC=AB+A′C习题2.6.2卡诺图化简法

逻辑函数的卡诺图表示法实质：将逻辑函数的最小项之和，以图形的方式表示出来以2n个小方块分别代表n变量的所有最小项，并将它们排列成矩阵，而且使几何位置相邻的两个最小项在逻辑上也是相邻的（只有一个变量不同），就得到表示n变量全部最小项的卡诺图。表示最小项的卡诺图二变量卡诺图三变量的卡诺图4变量的卡诺图表示最小项的卡诺图二变量卡诺图三变量的卡诺图4变量的卡诺图顺序表示最小项的卡诺图二变量卡诺图三变量的卡诺图4变量的卡诺图顺序五变量的卡诺图卡诺图特点相邻最小项在逻辑上也具有相邻性，数码不按自然二进制数大小排列。两端的最小项也具有逻辑相邻性，从几何位置上应当看成上下、左右闭合的图形。变量数大于等于5之后，二维几何图形的相邻性已经不够用来表示逻辑相邻性。用卡诺图表示逻辑函数将函数表示为最小项之和的形式。在卡诺图上与这些最小项对应的位置上添入1，其余地方添0。用卡诺图表示逻辑函数例：习题

用卡诺图化简函数依据：具有相邻性的最小项可合并，消去不同因子。

在卡诺图中，最小项的相邻性可以从图形中直观地反映出来。合并最小项的原则：两个相邻最小项可合并为一项，消去一对因子四个排成矩形的相邻最小项可合并为一项，消去两对因子八个相邻最小项可合并为一项，消去三对因子两个相邻最小项可合并为一项，

消去一对因子四个相邻最小项可合并为一项，

消去两对因子八个相邻最小项可合并为一项，

消去三对因子化简步骤：

------用卡诺图表示逻辑函数

------找出可合并的最小项

------化简后的乘积项相加 （项数最少，每项因子最少）

用卡诺图化简函数卡诺图化简的原则化简后的乘积项应包含函数式的所有最小项，即覆盖图中所有的1。乘积项的数目最少，即圈成的矩形数最少。每个乘积项因子最少，即圈成的矩形最大。例：0001111001ABC例：000111100011111101ABC例：000111100011111101ABC例：化简结果不唯一例：0001111000011110ABCD例：00011110001001011001111111101111ABCD例：00011110001001011001111111101111ABCD习题[题2.18]约束项任意项逻辑函数中的无关项：约束项和任意项可以写入函数式，也可不包含在函数式中，因此统称为无关项。在逻辑函数中，对输入变量取值的限制，在这些取值下为1的最小项称为约束项在输入变量某些取值下，函数值为1或为0不影响逻辑电路的功能，在这些取值下为1的最小项称为任意项2.7具有无关项的逻辑函数及其化简

2.7.1约束项、任意项和逻辑函数式中的无关项2.7.2无关项在化简逻辑函数中的应用合理地利用无关项，可得更简单的化简结果。加入（或去掉）无关项，应使化简后的项数最少，每项因子最少

从卡诺图上直观地看，加入无关项的目的是为矩形圈最大，矩形组合数最少。0001111000101111101ABCD00011110001x01x111xxx101xxABCD000111100001x0010x1011x0xx101x0xABCD例：00011110000001011x0111xxxx1010xxABCD习题2.8用multisim进行逻辑函数的化简与变换例:已知逻辑函数Y的真值表如下,试用multisim求出Y的逻辑函数式,并将其化简为与-或形式ABCDY1000010010101001011X1100X110101110X11111ABCDY0000000011001000011X010000101101101011112.5.4逻辑函数形式的变换与或->与非-与非两次求反：2.5.4逻辑函数形式的变换与或->与非-与非2.5.4逻辑函数形式的变换与或->与或非最小项之和：2.5.4逻辑函数形式的变换与或->或非-或非与或->与或非->或非-或非2.5.4逻辑函数形式的变换与或->或与与或->与或非->或与2.5.4逻辑函数形式的变换常见：与或形式、最小项之和的形式同一个逻辑函数可以根据不同的需要变换为与或形式、与非-与非形式、与或非形式、或非-或非形式、或与形式中的任何一种

半导体基础半导体基础及基本电路PN结的形成及特性半导体二极管半导体三极管半导体二极管应用举例半导体基础知识一、本征半导体二、杂质半导体三、PN结的形成及其单向导电性四、PN结的电容效应

导电性介于导体与绝缘体之间的物质称为半导体。无杂质稳定的结构本征半导体是纯净的晶体结构的半导体。1、什么是半导体？什么是本征半导体？

导体－－铁、铝、铜等金属元素等低价元素，其最外层电子在外电场作用下很容易产生定向移动，形成电流。

绝缘体－－惰性气体、橡胶等，其原子的最外层电子受原子核的束缚力很强，只有在外电场强到一定程度时才可能导电。

半导体－－硅（Si）、锗（Ge），均为四价元素，它们原子的最外层电子受原子核的束缚力介于导体与绝缘体之间。二、半导体硅和锗的原子结构模型（a）硅原子（b）锗原子简化模型外层有14个电子外层有32个电子外层有4个电子硅和锗都是四价元素，原子的最外层轨道上有四个价电子+4+4+4+4+4+4+4+4+4价电子共价键当温度T=0

K时，半导体不导电，如同绝缘体。2、本征半导体(纯净半导体)的结构每个原子周围有四个相邻原子，原子之间通过共价键紧密结合在一起，两个相邻原子共用一对电子。+4+4+4+4+4+4+4+4+4自由电子空穴T

3、本征半导体中的两种载流子载流子本征激发—在热激发下产生自由电子和空穴对的过程复合—自由电子与空穴相碰同时消失载流子—运载电荷的粒子一定温度T下，载流子浓度一定当温度T升高，热运动加剧，载流子浓度增大，导电性增强4.结论本征半导体中有两种载流子：1）带负电荷的自由电子2）带正电荷的空穴热激发产生的自由电子和空穴是成对出现的，电子和空穴又可能重新结合而成对消失，称为“复合”。在一定温度下自由电子和空穴维持一定的浓度。二、杂质半导体（N、P型）

1.N型半导体磷（P）

杂质半导体主要靠多数载流子导电。掺入杂质越多，多子浓度越高，导电性越强，实现导电性可控。多数载流子（多子）正离子自由电子—多数载流子（多子）空穴—少数载流子（少子）

Si

Si

Si

Sip+多余电子磷原子在常温下即可变为自由电子失去一个电子变为正离子N型半导体特征自由电子—多子空穴—少子只要掺入极少量的杂质无素(

),多子的浓度将比本征半导体载流子浓度增加近倍。简化N型半导体在硅晶体中掺入五价无素磷，磷原子的五个价电子有四个共价键里，多出一个电子不受共价键的束缚，室温下很容易成为自由电子。磷原子失去一个电子成为正离子。每个磷原子都提供一个自由电子，自由电子数目大大增加，远远超过空穴数。这种半导体主要依靠电子导电，称为电子型或N型半导体。多子数量：掺杂浓度少子数量：热激发产生，取决于温度2.P型半导体硼（B）多数载流子P型半导体主要靠空穴导电，掺入杂质越多，空穴浓度越高，导电性越强，负离子自由电子—少数载流子（少子）空穴—多数载流子（多子）

Si

Si

Si

SiB–硼原子接受一个电子变为负离子空穴P型半导体特征空穴—多子自由电子—少子在硅晶体中渗入三价元素硼，硼原子与相邻的四个硅原子形成共价键，由于缺少一个价电子而产生一个空位，这个空位很容易被邻近共价键的价电子填补，硼原子得到一个电子成为负离子,失去价电子的共价键出现一个空穴，每个硼原子都产生一个空穴，空穴数目大大增加，远远超过自由电子数。这种半导体主要依靠空穴导电，称为空穴型或P型半导体多子数量：掺杂浓度少子数量：热激发产生，取决于温度简化P型半导体PN结的形成及特性PN结的形成及特性PN结的单向导电性PN结的形成

在半导体中，载流子浓度分布不均匀，物质因浓度差载流子会从浓度高的区域向浓度低的区域运动，称为扩散运动。气体、液体、固体均有之。扩散运动P区空穴浓度远高于N区。N区自由电子浓度远高于P区。

载流子在电场作用下的定向运动称为漂移运动1、PN结的形成P区N区扩散运动载流子从浓度大向浓度小的区域扩散,称扩散运动形成的电流成为扩散电流内电场内电场阻碍多子向对方的扩散即阻碍扩散运动同时促进少子向对方漂移即促进了漂移运动扩散运动=漂移运动时达到动态平衡耗尽层PN结P区N区空穴自由电子负电荷正电荷多子的扩散运动内电场少子的漂移运动浓度差P型半导体N型半导体

内电场越强，漂移运动越强，而漂移使空间电荷区变薄。

扩散的结果使空间电荷区变宽。空间电荷区—PN结

扩散和漂移这一对相反的运动最终达到动态平衡，空间电荷区的厚度固定不变，形成PN结，总电流为0。形成空间电荷区

内电场促使少子漂移，阻止多子扩散。－－－－－－－－－－－－－－－－++++++++++++++++++++++++－－－－－－－－PN结变窄P接正、N接负外电场If

内电场被削弱，多子的扩散加强，形成较大的扩散电流。+–内电场PN－－－－－－－－－－－－－－－－－－++++++++++++++++++

2.PN结加电压-单向导电性1）正向偏置

注意：外加电场一定要大于内电场PN结才能导通。PN结变窄

PN结加正向电压时，PN结变窄，正向电流较大，正向电阻较小，PN结处于导通状态。If外电场P接负、N接正–+内电场PN+++－－－－－－+++++++++－－－－－－－－－++++++－－－内电场增强，阻碍多子扩散运动，扩散电流大大减小。少子在内电场的作用下形成的漂移电流（反向电流）因是少子漂移电流很小。2）反向偏置PN结变宽Is

PN结加反向电压时，PN结变宽，反向电流较小，反向电阻大，PN结处于截止状态。IsPN结加正向电压导通：耗尽层变窄，扩散运动加剧，由于外电源的作用，形成扩散电流，PN结处于导通状态。PN结加反向电压截止：耗尽层变宽，阻止扩散运动，有利于漂移运动，形成漂移电流。由于电流很小，故可近似认为其截止。PN结的单向导电性a、外加正向电压较小时，外电场不足以克服内电场对多子的扩散的阻力，PN结仍处于截止状态。

b、正向电压大于“开启电压Uon”后，i随u的增加迅速上升。

c、外加反向电压时，PN结仍处于截止状态，反向电流IR很小。

d、反向电压大于“击穿电压VBR”时，反向电流IR

急剧增加。

3、PN结的伏安特性PN结伏安特性图半导体二极管半导体二极管

二极管：一个PN结就是一个二极管。单向导电：二极管正极接电源正极，负极接电源负极时电流可以通过。反之电流不能通过。符号：

二极管按结构分有点接触型、面接触型二大类。(1)点接触型二极管

PN结面积小，工作频率高，工作电流小，用于检波和变频等高频电路。(2)面接触型二极管

PN结面积大，工作电流大，工作频率低。用于大电流整流电路。1、半导体二极管的结构阳极电路符号阴极2、二极管单向导电特性近似解示意图加正向电压使二极管导通加反向电压使二极管截止视为理想开关，这是电子线路中经常采用的近似估算法3、二极管伏安特性二极管的伏安特性是一个非线性的曲线,在实际分析电路中,导通时管压降视为一个固定值:UD≈0.7V(硅)UD≈0.3V(锗)近似直线(1)正向特性

硅二极管的死区电压Von=0.5~0.8V左右，

锗二极管的死区电压Von=0.2~0.3V左右。

当0＜V＜Von时，正向电流为零，Von称死区电压或开启电压。正向区分为两段：

当V＞Von时，开始出现正向电流，并按指数规律增长。反向区也分两个区域：

当击穿电压VBR＜V＜0时，反向电流很小，且基本不随反向电压的变化而变化，此时的反向电流也称反向饱和电流IS

。

当V≥VBR时，反向电流急剧增加，VBR称为反向击穿电压。(2)反向特性

硅二极管的反向击穿特性比较硬、比较陡，反向饱和电流也很小；锗二极管的反向击穿特性比较软，过渡比较圆滑，反向饱和电流较大。(3)反向击穿特性半导体二极管的参数(1)最大整流电流IF(2)反向击穿电压VBR(3)反向电流IR(4)正向压降VF在室温，规定的反向电压下，最大反向工作电压下的反向电流值。硅二极管的反向电流一般在纳安(nA)级；锗二极管在微安(A)级。在规定的正向电流下，二极管的正向电压降。硅二极管约0.6～0.8V；锗二极管约0.2～0.3V。二极管连续工作时，允许流过的最大整流电流的平均值。二极管反向电流急剧增加时对应的反向电压值称为反向击穿电压VBR。为安全计，在实际工作时，最大反向工作电压VRM一般只按反向击穿电压VBR的一半计算。1、限幅电路理想二极管电路中

Ui周期性矩形脉冲，求输出波形v0。二极管电路应用举例限幅电路图2、限幅（整流电路）Vi>VR时，二极管导通，vo=vi。Vi<VR时，二极管截止，vo=VR。理想二极管电路中

vi=VmsinωtV，求输出波形v0。解：VRVmvit03、开关电路利用二极管的单向导电性可作为电子开关vI1vI2二极管工作状态D1D2v00V0V导通导通导通截止截止导通截止截止0V5V5V0V5V5V0V0V0V5V例：求vI1和vI2不同值组合时的v0值（二极管为理想开关模型）解：频率：高频管、低频管功率：材料：小、中、大功率管硅管、锗管类型：NPN型、PNP型半导体三极管是具有电流放大功能的元件半导体三极管1、半导体三极管的结构及工作原理发射结

集电结基极发射极

集电极三极管是由两个PN结组成的，其内部结构的特点：基区很薄，掺杂浓度最低，发射区掺杂浓度很高，远大于基区和集电区的掺杂浓度。发射区和基区之间的PN结为发射结，集电区和基区之间的PN结称为集电结发射区基区

集电区

1）、三极管的结构和符号多子浓度高多子浓度很低，且很薄面积大晶体管有三个极、三个区、两个PN结。小功率管中功率管大功率管三极管的结构1.由三层半导体组成，有三个区、三个极、两个PN结。2.发射区掺杂浓度比集电区高得多。基区掺杂低,且很薄。BECBEC发射极E基极B集电极C发射区基区集电区发射结集电结三极管的工作原理三极管各区的作用发射区向基区提供载流子基区传送和控制载流子集电区收集载流子放大作用的外部条件发射结加正向电压，即发射结正偏集电结加反向电压，即集电结反偏注意：三极管在工作时一定要加上适当的直流偏置电压才能起放大作用。2）、三极管的放大原理

扩散运动形成发射极电流IE，复合运动形成基极电流IB，漂移运动形成集电极电流IC。NPN因基区薄且多子浓度低，使极少数扩散到基区的电子与空穴复合因发射区多子浓度高使大量电子从发射区扩散到基区因集电区面积大，在外电场作用下大部分扩散到基区的电子漂移到集电区2.三极管电流形成及分配1)电流形成

a、发射结加正偏时，发射区向基区发射电子，形成发射极电流IE(大量的电子向基区扩散，形成的电流为IEN)。b、电子在基区复合形成基极电流IB。由于基区很薄且空穴浓度很低，发射区电子进入基区后，少数电子和基区空穴复合，绝大多数电子继续扩散到集电结附近。c、集电结反向偏置，基区中扩散到集电结附近的电子，在电场作用下漂移到集电区，形成集电极电流Ic。

发射区电子在基区复合一个，就要向集电区供给β个电子，这是三极管固定不变的电流分配原则

很小的基极电流IB，就可以控制较大的集电极电流IC，从而实现了放大作用。2）电流的分配关系：

IC=β

IB

β称为电流放大系数，通常在20-200之间电流分配：IE＝IB＋IC

IE－扩散运动形成的电流

IB－复合运动形成的电流

IC－漂移运动形成的电流直流电流放大系数交流电流放大系数3、半导体三极管的特性曲线

iB是输入电流，vBE是加在B、E两极间的输入电压。（PN结特性）1)输入特性曲线—iB=f(vBE)

vCE=常数

共发射极接法的输入特性曲线，其中vCE=0V的那一条相当于发射结的正向特性曲线，当vCE≥1V时，vCB=vCE

-vBE>0，集电结已进入反偏状态，开始收集电子，且基区复合减少，IC/IB

增大，特性曲线将向右稍微移动一些。但vCE再增加时，曲线右移很不明显。

导通电压锗管0.1~0.3V硅管0.6~0.8V2)输出特性曲线—

iC=f(vCE)

iB=常数iC是输出电流，vCE是输出电压。

⑴截止：VBE＜Uon（0.7V）iB=0则IC=0截止条件：VBE＜Uon（

0.7V）特点：IB=0IC≈0c～e之间相当于断开的开关(IC=β

IB)输出特性曲线—

iC=f(vCE)

iB=常数iC是输出电流，vCE是输出电压。

⑵放大：β=1000/40VBE＞

Uon（0.7V）β=△Ic/△IB放大条件：iB＞0VBE＞

UonVCE＞

VBE特点：IC=β

IBIC≈常数c～e之间相当于受控电流源(IC=β

IB)输出特性曲线—

iC=f(vCE)

iB=常数iC是输出电流，vCE是输出电压。

饱和条件：VBE＞

Uon（0.7V）

VBE

＞

VCE特点：IC＜

β

IBVCE=UCES（饱和电压）≤0.3Vc～e之间相当于闭合开关⑶饱和：VBE

＞

VCEβIB

＞＞ICS（饱和电流）即基极电流足够大4、开关状态截止和饱和两个状态通称为开关状态截止条件：VBE＜Uon（0.7V）特点：iB=0IC≈0c～e之间相当于断开的开关饱和条件：VBE＞

UonVCE＜VBE

特点：IC

＜β

iBVCE=VCES≤0.3Vc～e之间相当于闭合的开关1）关断状态示意（由VB控制）当VB<0.7V，IB=0，集电极和发射极断开，IC=02）导通状态示意当VB>0.7V时,IC<β

IB,Vce=0.3V≈0集电极和发射极导通。5.三极管的三种接法及电流关系共集电极接法：集电极作为公共端；（不常用）

共基极接法：基极作为公共端。共发射极接法：发射极作为公共端；多发射极三级管（共基极）发射极多于二个以上的三级管，集成电路中常见NPN等效电路多级三级管应用（与门）Ve>0.7vVe=0v

小结晶体三极管是电流控制元件，通过控制基极电流或射极电流可以控制集电极电流要使三极管正常工作并有放大作用，管子的发射结必须正向偏置，集电结必须反向偏置三极管的特性可用输入和输出特性曲线来表示，也可用特性参数来表示。主要的特性参数有：电流放大系数，极间反向电流ICBO、ICEO等数字电路中主要应用了三极管的开关状态：截止/饱和第三章门电路3.1概述门电路：实现基本逻辑运算、复合逻辑运算的电子电路，如与门、与非门、或门······门电路中以高/低电平表示逻辑状态的1/0获得高、低电平的基本原理单开关电路互补开关电路正逻辑：高电平表示1，低电平表示0

负逻辑：高电平表示0，低电平表示1

高/低电平都允许有一定的变化范围3.2半导体二极管门电路

半导体二极管的结构和外特性

（Diode）二极管的结构：

PN结+引线+封装构成PN3.2.1二极管的开关特性：高电平：VIH=VCC低电平：VIL=0VI=VIH

D截止，VO=VOH=VCCVI=VIL

D导通，VO=VOL=0.7V3.2.2二极管与门设VCC=5V加到A,B的VIH=3VVIL=0V二极管导通时VDF=0.7VABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7VABY000010100111规定2V以上为11V以下为03.2.3二极管或门设VCC=5V加到A,B的VIH=3VVIL=0V二极管导通时VDF=0.7VABY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VABY000011101111规定2V以上为11V以下为0二极管构成的门电路的缺点电平有偏移带负载能力差只用于IC内部电路无法制作具有标准化输出电平的集成电路3.3CMOS门电路

ComplementaryMetal-Oxide-SemiconductorField-EffectTransistor

3.3.1MOS管的开关特性MOS管的结构S(Source)：源极G(Gate)：栅极D(Drain)：漏极B(Substrate):衬底金属层氧化物层半导体层以N沟道增强型为例：以N沟道增强型为例：当加+VDS时， VGS=0时，D-S间是两个背向PN结串联，iD=0加上+VGS，且足够大至VGS>VGS(th),D-S间形成导电沟道（N型层）开启电压输入特性：直流电流为0，看进去有一个输入电容CI，对动态有影响。输出特性：

iD=f(VDS)对应不同的VGS下得一组曲线。二、输入特性和输出特性漏极特性曲线（分三个区域）截止区可变电阻区恒流区漏极特性曲线（分三个区域）截止区：VGS<VGS(th)，iD=0,ROFF>109Ω漏极特性曲线（分三个区域）

可变电阻区：当VDS较低（近似为0），VGS一定时， 这个电阻受VGS控制、可变。漏极特性曲线（分三个区域）恒流区：iD

基本上由VGS决定，与VDS关系不大MOS管的转移特性曲线三、MOS管的基本开关电路功能上相当于反相器（非门），但功耗大四、等效电路OFF，截止状态

ON，导通状态五、MOS管的四种类型增强型耗尽型导电沟道3.3.2CMOS反相器的电路结构和工作原理一、电路结构互补输出VDD>VGS(th)N+|VGS(th)P|二、电压、电流传输特性工作状态3.3.5其他类型的CMOS门电路一、其他逻辑功能的门电路1.与非门2.或非门1.与非门ABY001011101110只要输入有一个0，输出即为12.或非门ABY001010100110只要输入有一个1，输出即为0带缓冲极的CMOS门输出电阻受输入状态影响输出电平受输入端数目影响电压传输特性受输入状态影响每个输入输出端各增设一级反相器：缓冲器二、漏极开路的门电路（OD门）OpenDrain

漏极开路(开漏输出)作用1：电平转换作用2：线与两个互补输出与非门输出端并联的情况假设：上面的与非门两个输入为低电平；下面的与非门两输入为高电平0101三、CMOS传输门T1、T2管的结构形式对称，漏极和源极可互易使用，因而CMOS传输门属于双向器件，输入端和输出端也可以互易使用。用传输门和反相器构成异或门A=1,B=0：TG1截止，TG2导通，Y=B’=1A=0,B=1：TG1导通，TG2截止，Y=B=1A=B=0：TG1导通，TG2截止，Y=B=0A=B=1：TG1截止，TG2导通，Y=B’=0

0^B=B 1^B=B’数据选择器、寄存器、计数器……A’B’双向模拟开关可用来传输连续变化的模拟电压信号（无法用一般的逻辑门实现）四、三态输出门（输出缓冲器）01A’A0A11010三态门的用途可接成总线结构实现数据双向传输CMOS门电路小结增强型耗尽型CMOS门电路互补输出反相器（非门)与非门或非门CMOS门电路传输门异或门CMOS门电路OD门三态门习题课本题3.7分析CMOS电路的逻辑功能，写出输出的逻辑函数式第三章门电路TTL: Transistor-TransistorLogic

三极管-三极管-逻辑电路双极型三极管作为开关器件 （BJT,BipolarJunctionTransistor）3.5TTL门电路一、双极型三极管的结构管芯+三个引出电极+外壳基区薄低掺杂发射区高掺杂集电区低掺杂以NPN为例说明工作原理：当VCC

>>VBBbe结正偏,bc结反偏e区发射大量的电子b区薄，只有少量的空穴bc反偏，大量电子形成IC饱和导通时CE间的饱和压降VCE小于0.3V，电阻RCE小于50欧三、双极型三极管的基本开关电路只要参数合理：VI=VIL时，T截止，VO=VOHVI=VIH时，T导通，VO=VOL四、三极管的开关等效电路截止状态饱和导通状态六、三极管反相器三极管的基本开关电路就是非门

实际应用中，为保证 VI=VIL时T可靠截止，常在 输入接入负压VEE

3.5.2TTL反相器的电路结构和工作原理一、电路结构输入级：T1,R1，D1

单发射极输入倒相级：T2，R2，R3输出级：T4，T5，D2，R4工作电压：5V

二、工作原理输入低电平0.2VT1发射结导通，VB1=0.9VT2、T5截止T4导通输出高电平输入高电平3.4VVB1=4.1V？T1集电极PN结、T2、T5导通VB1=2.1V不变（钳位）VC2约为1VT4截止输出低电平5V0.2V3.4V0.9V2.1V1V需要说明的几个问题：

3.5.5其他类型的TTL门电路一、其他逻辑功能的门电路1.与非门2.或非门3.与或非门4.异或门A、B同为低电平T6截止，T4、T5同时截止，T7、T9导通，T8截止输出低电平A、B同为高电平T4、T5导通，T7截止T6、T9导通，T8截止输出低电平

4.异或门A、B一高一低T6截止A、B中的高电平（A）使T4、T5中的一个导通，T7截止T9截止，T8导通输出高电平

二、集电极开路的门电路1、推拉式输出电路结构的局限性①输出电平不可调②负载能力不强，尤其是高电平输出③输出端不能并联使用

OC门2、OC门的结构特点OC门实现的线与三、三态输出门（ThreestateOutputGate,TS）三态门的用途第四章组合逻辑电路4.1概述一、组合逻辑电路的特点从功能上从电路结构上任意时刻的输出仅取决于该时刻的输入不含记忆（存储）元件组合逻辑电路实例二、逻辑功能的描述组合逻辑电路组合逻辑电路的框图4.2.1组合逻辑电路的分析方法转换成逻辑式：转换成真值表（部分）：DCBA表示的二进制数：小于等于5时，Y0为1在6和10之间时，Y1为1大于等于11时，Y2为1结论：

用来判别输入的4位二进制数数值的范围4.2.2组合逻辑电路设计设计组合逻辑电路要完成的工作：

根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑电路。最简：器件数最少，器件种类最少，器件间连线最少。组合逻辑电路的设计方法一、逻辑抽象分析因果关系，确定输入/输出变量定义逻辑状态的含意（赋值）列出真值表二、写出函数式三、选定器件类型四、根据所选器件：对逻辑式化简或变换成适当的形式五、画出逻辑电路图设计举例：设计一个监视交通信号灯状态的逻辑电路如果信号灯出现故障，Z为1RAGZ设计举例：1.抽象输入变量:

红（R）、黄（A）、绿（G）输出变量：故障信号（Z）2.写出逻辑表达式输入变量输出RAGZ00010010010001111000101111011111选用小规模SSI器件（门电路）4.化简5.画出逻辑图如要求使用与非门

将与或表达式两次求反：如要求使用与或非门

合并卡诺图上的0，

然后求反：小规模组合逻辑电路

分析与设计例题一、组合逻辑电路的分析ABCISCO0000000110010100110110010101011100111111全加器电路一、组合逻辑电路的分析一、组合逻辑电路的分析ABCY00010010010001111000101111011110三变量奇偶检测电路，偶数个1时输出1一、组合逻辑电路的分析(AB’)’(A’B)’(AB)’(A’B’)’一、组合逻辑电路的分析一、组合逻辑电路的分析ABACBC一、组合逻辑电路的分析ABCY1Y20000000110010100110110010101011100111111全加器电路一、组合逻辑电路的分析001二、组合逻辑电路的设计（小规模）ABCDY0111110111110111110111111****0二、组合逻辑电路的设计（小规模）二、组合逻辑电路的设计（小规模）ABCSL00000001100110111111*****二、组合逻辑电路的设计（小规模）二、组合逻辑电路的设计（小规模）习题课本题4.1、4.2、4.3、4.4、4.5、4.6、4.7第四章组合逻辑电路4.3若干常用组合逻辑电路4.3.1编码器编码：为了区分一系列不同的事物，将其中的每个事物用一个二值代码表示。编码器：将输入的每个高/低电平信号变成一个对应的二进制代码普通编码器优先编码器一、普通编码器特点：任何时刻只允许输入一个编码信号。例：3位二进制普通编码器输入输出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111利用无关项化简，得：二、优先编码器特点：允许同时输入两个以上的编码信号，但只对其中优先权最高的一个进行编码。例：8线-3线优先编码器设I7优先权最高，I0优先权最低输入输出I0I1I2I3I4I5I6I7Y2Y1Y0XXXXXXX1111XXXXXX10110XXXXX100101XXXX1000100XXX10000011XX100000010X100000000110000000000实例：

74HC148

（COMS）低电平选通信号选通信号附

加

输

出

信

号为0时，电路工作无编码输入为0时，电路工作有编码输入输入输出0XXXXXXXX11111111111111111011XXXXXXX0000101XXXXXX01001101XXXXX011010101XXXX0111011101XXX01111100101XX011111101101X01111111101010111111111110状态11不工作01工作，但无输入10工作，且有输入00不可能出现附加输出信号的状态及含意控制端扩展功能举例：例： 用两片8线-3线优先编码器

16线-4线优先编码器其中，的优先权最高···逻辑框图框图内部只标注输入、输出原变量低有效时，框图外部相应输入、输出端加画小圆圈，并在外部标注的信号名称加非号“’”第一片为高优先权只有(1)无编码输入时，(2)才允许工作第(1)片时表示对的编码状态11不工作01工作，但无输入10工作，且有输入00不可能出现三、二-十进制优先编码器将~编成10个BCD码

的优先权最高，最低输入的低电平信号变成一个对应的十进制的编码三、二-十进制优先编码器（74LS147）输入09个输入端和4个输出端三、二-十进制优先编码器（74LS147）4.3.2译码器译码：将每个输入的二进制代码译成对应的输出高、低电平信号。常用的有：二进制译码器，二-十进制译码器，显示译码器等一、二进制译码器例：3线—8线译码器输入输出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000真值表逻辑表达式用电路进行实现一种方式：用二极管与门阵列组成的3线－8线译码器

5V3V/0V集成译码器实例：74HC138（COMS门电路）低电平输出附加控制端74HC138的功能表：输入输出S1A2A1A00XXXX11111111X1XXX11111111100001111111010001111111011001011111011