纪禄平计算机组成原理(第4版)31CPU子系统概述课件

第3章CPU子系统※本章主要介绍:cPU的基本结场能部件构部件之间的数据通路GPU的设计方法模型机处理器(CISC)MIPS32处理器(RISC)1/24第3章CPU子系统13.1CPU概述※CPU在计算机中的角色主机外围设备硬盘主存CPU光盘键盘显示器①数据运算功能CPU是计算机中的核心部件结构最复杂、②系统控制功能技术难度最高!2/243.1CPU概述23.11CPU的基本结构1、总体结构模型※主要部件运算器(时序部件时钟①时序系统信号②控制部件寄存器③缓存部件外部控制器片信号④寄存器(堆缓存部件⑤运算部件数据通路控制通路主存部件通过数据/控制通路数据信号控制信号互连,实现信息交互3/243.11CPU的基本结构32、CPU的主要部件从硬件的角度,CPU内部的主要部件包括(1)运算部件(2)缓存部件(3)寄存器通过数据通路/控制通路(4)控制器互相连接(5)时序部件各种功能部件,分别通过数据通路/控制通路互相连接形成CPU的硬件架构→CPU的微架构4/242、CPU的主要部件4(1)运算部件对操作数进行运算,主要是算术运算/逻辑运算基本组成如下运算结果输出逻辑ALU输入逻辑A输入逻辑B数据源操作数5/24(1)运算部件5(2)缓存部件为提高CPU从主存中读取指令/数据的效率,在cPU内部集成了多级缓存部件。[作用]缓存从主存中读取的部分指令/数据内核程序的执行具有局部性CPU提前把需要的指令数据调入缓存主存L1、L2和L3就是缓存部件6/24(2)缓存部件6(3)寄存器组(堆存储各种用途的数据信息。[部件选用]一般用小容量的多端囗存储器来构成寄存器组,其中1个存储单元作为1个寄存器基本类型如下:①通用寄存器:多个通用寄存器有全局唯一地址,可通过地址码访问,可在机器指令中直接使用。[功能]提供操作数、地址码、存放运算结果等。7/24(3)寄存器组(堆7②暂存器[特征]多个,内部专用,无需分配地址码,不能在机器指令中使用[主要用途]用来暂存产生的临时数据,以备在后续操作过程中使用。③指令寄存器(IR)[主要用途]只有1个,用于存放指令代码。从存储器或者指令缓存中读取到指令以后,就直接存入到指令寄存器中。8/24②暂存器8④程序计数器(PC)[主要用途]仅1个,用来指明指令在存储器中的存放位置,即存储单元的地址码。OOFFPC指令1→IROOFF指令2[注意]取指令结束后,PC保存的地址码自动修改,以指向下一条指令的存储单元,修改量取决于指令字长和存储器的编址单位。指令存储器9/24④程序计数器(PC)9⑤程序状态字寄存器(PSW)[主要用途]仅1个,记录现行程序的运行状态和程序的工作模式。令PSW特征位也叫标志位,反映CPU的当前状态指令执行时,根据情况自动设置这些特征位,作为后续操作的判断依据,通常有5类:进位溢出零值|负值|奇偶自动设置(具备该特征,就设置该标志位=1)10/24⑤程序状态字寄存器(PSW)10纪禄平计算机组成原理(第4版)31CPU子系统概述课件11纪禄平计算机组成原理(第4版)31CPU子系统概述课件12纪禄平计算机组成原理(第4版)31CPU子系统概述课件13纪禄平计算机组成原理(第4版)31CPU子系统概述课件14纪禄平计算机组成原理(第4版)31CPU子系统概述课件15纪禄平计算机组成原理(第4版)31CPU子系统概述课件16纪禄平计算机组成原理(第4版)31CPU子系统概述课件17纪禄平计算机组成原理(第4版)31CPU子系统概述课件18纪禄平计算机组成原理(第4版)31CPU子系统概述课件19纪禄平计算机组成原理(第4版)31CPU子系统概述课件20纪禄平计算机组成原理(第4版)31CPU子系统概述课件21纪禄平计算机组成原理(第4版)31CPU子系统概述课件22纪禄平计算机组成原理(第4版)31CPU子系统概述课件23纪禄平计算机组成原理(第4版)31CPU子系统概述课件24第3章CPU子系统※本章主要介绍:cPU的基本结场能部件构部件之间的数据通路GPU的设计方法模型机处理器(CISC)MIPS32处理器(RISC)1/24第3章CPU子系统253.1CPU概述※CPU在计算机中的角色主机外围设备硬盘主存CPU光盘键盘显示器①数据运算功能CPU是计算机中的核心部件结构最复杂、②系统控制功能技术难度最高!2/243.1CPU概述263.11CPU的基本结构1、总体结构模型※主要部件运算器(时序部件时钟①时序系统信号②控制部件寄存器③缓存部件外部控制器片信号④寄存器(堆缓存部件⑤运算部件数据通路控制通路主存部件通过数据/控制通路数据信号控制信号互连,实现信息交互3/243.11CPU的基本结构272、CPU的主要部件从硬件的角度,CPU内部的主要部件包括(1)运算部件(2)缓存部件(3)寄存器通过数据通路/控制通路(4)控制器互相连接(5)时序部件各种功能部件,分别通过数据通路/控制通路互相连接形成CPU的硬件架构→CPU的微架构4/242、CPU的主要部件28(1)运算部件对操作数进行运算,主要是算术运算/逻辑运算基本组成如下运算结果输出逻辑ALU输入逻辑A输入逻辑B数据源操作数5/24(1)运算部件29(2)缓存部件为提高CPU从主存中读取指令/数据的效率,在cPU内部集成了多级缓存部件。[作用]缓存从主存中读取的部分指令/数据内核程序的执行具有局部性CPU提前把需要的指令数据调入缓存主存L1、L2和L3就是缓存部件6/24(2)缓存部件30(3)寄存器组(堆存储各种用途的数据信息。[部件选用]一般用小容量的多端囗存储器来构成寄存器组,其中1个存储单元作为1个寄存器基本类型如下:①通用寄存器:多个通用寄存器有全局唯一地址,可通过地址码访问,可在机器指令中直接使用。[功能]提供操作数、地址码、存放运算结果等。7/24(3)寄存器组(堆31②暂存器[特征]多个,内部专用,无需分配地址码,不能在机器指令中使用[主要用途]用来暂存产生的临时数据,以备在后续操作过程中使用。③指令寄存器(IR)[主要用途]只有1个,用于存放指令代码。从存储器或者指令缓存中读取到指令以后,就直接存入到指令寄存器中。8/24②暂存器32④程序计数器(PC)[主要用途]仅1个,用来指明指令在存储器中的存放位置,即存储单元的地址码。OOFFPC指令1→IROOFF指令2[注意]取指令结束后,PC保存的地址码自动修改,以指向下一条指令的存储单元,修改量取决于指令字长和存储器的编址单位。指令存储器9/24④程序计数器(PC)33⑤程序状态字寄存器(PSW)[主要用途]仅1个,记录现行程序的运行状态和程序的工作模式。令PSW特征位也叫标志位,反映CPU的当前状态指令执行时,根据情况自动设置这些特征位,作为后续操作的判断依据,通常有5类:进位溢出零值|负值|奇偶自动设置(具备该特征,就设置该标志位=1)10/24⑤程序状态字寄存器(PSW)34纪禄平计算机组成原理(第4版)31CPU子系统概述课件35纪禄平计算机组成原理(第4版)31CPU子系统概述课件36纪禄平计算机组成原理(第4版)31CPU子系统概述课件37纪禄平计算机组成原理(第4版)31CPU子系统概述课件38纪禄平计算机组成原理(第4版)31CPU子系统概述课件39纪禄平计算机组成原理(第4版)31CPU子系统概述课件40纪禄平计算机组成原理(第4版)31CPU子系统概述课件41纪禄平计算机组成原理(第4版)31CPU子系统概述课件42纪禄平计算机