数字电子电路基础教程第六章常用集成时序逻辑器件下

第六章下常用集成时序逻辑器件及应用序列码的产生与序列码的检测

典型移位型计数器以MSI为核心的同步时序电路的分析与设计集成计数器的级联、任意模值计数器集成计数器

集成寄存器本章主要内容计数器的功能及用途计数器的主要功能是累计输入脉冲的数目。它可以用来计数，分频，此外还可以对系统定时，顺序控制等操作。6.5.1集成计数器计数器的分类按时钟控制方式分类：异步，同步计数器。按计数功能分类：加法计数，减法计数和可逆计数三大类。6.5.1集成计数器按数制分类SYN名称模值状态编码方式/无多余状态,能自启动二进制计数器十进制计数器任意进制计数器环形计数器扭环形计数器M=2nM=10M＜2nM=nM=2n二进制码BCD码多种方式/自启动情况6个多余状态2n-M个多余状态2n-n个多余状态2n-2n个多余状态检查多余状态注意:n表示触发器的个数一、同步二进制计数器7416174161逻辑符号QAQBQCQDPCPABCD74161TCrLDOC(MSB)74161是同步加1计数器，具有同步置数和异步清零的功能。计数范围从0000到1111循环.74161电路图⑤计数脉冲输入端CP:

上升沿有效控制端QAQBQCQDPCPABCD74161TCrLDOC(MSB)②同步预置端

LD:低电平有效③计数允许控制端P、T:高电平有效④置数输入端A、B、C、D:CP上升沿置数有效①异步清0端

Cr:低电平有效与CP无关计数器输出端QD

为最高位进位输出端Oc74161功能表OC=QDQCQBQAT

二、同步十进制计数器7416074160是同步十进制加1计数器，具有同步置数和异步清零的功能,控制信号与74161相同.计数范围从0000到1001循环.74160aQaQbQcQdCPOcCrLDTPbcd74160逻辑符号Oc=QdQcQbQaT1、同步级联联QAQBQCQDQ0Q1Q2Q3Oc1P1T174161(1)QAQBQCQDQ4Q5Q6Q7Oc2P2T211CP74161(2)CPCP三.集成计计数器的级联联工作过程:CpQ3Q2Q1Q0T2=Oc1Q7Q6Q5Q40000000000001000001↑……000001110000001111100000000000012↑15↑16↑OC=QDQCQBQAT2、异步级联联工作过程:0000100000001100001↑……10000111010000111100000000012↑15↑16↑CpQ3Q2Q1Q0CP2=Oc1Q7Q6Q5Q40001OC=QDQCQBQAT四.任意模模值计数器00011001输入输出CPCrLDPTDCBAQDQCQBQA×0×××××××0000××10××dcbadcba1111110111×0××××××××××××加１计数保持保持Oc=074161功能表00000010001101000101011001111000101010111100110111101111异步清零同步置数也可以使用中中间任意M个个状态作有效效状态同步置0法（前M个状态作为有有效状态）异步清0法Oc置数法法（后M个状状态作为有效效状态）四.任意模模值计数器例：用74161实现模M=7计数器。。1.异步清0法00001000010011000010101001101110QaQbQcQdCr=0过渡状态1Cr=M中的的“1”与非非异步清零的时时序波形：Cp123456789QaQbQc2.同步置0或置数法QdQcQbQa0000000100100011010001010110LD=0例：用74161实现模M=7计数器。。QdQcQbQa0001000100100011010001010111LD=0计数状态表1计数状态表2M=计数终值-计数初值+1计数器模值(M)的确定定QdQcQbQa0000000100100011010001010110计数状态表1计数终值110LD=计数终值中的“1”与与非计数初值000M=24-DQdQcQbQa1001101010111100110111101111例：用74161实现模M=7计数器。。LD=0计数终值=24-1计数初值DM=计数终值-计数初值+1Oc=QdQcQbQaTM=2n-D3.Oc置数法例：分析以下计数数器的计数模模值M=?M=计数终值-计数初值+1M=(1000-0010+1)2=710M=(1111-1001+1)2=710M=2n-D=24-9=7大模计数器实实现方法①大模分解法法②整体置数法法③Oc整体体置数法例：用74161实现模60计数器①大模分解法法QAQBQCQDOCABCDPTCrCP1LD74161011011QAQBQCQDOCPT1741611CPABCDCrLD01101CP=10x6=M1xM2M1=2n-D=24-10=6M2=2n-D=24-6=1060=6x10②整体置数法法M(60)=计数终值(59)-计数初值(0)+159=(111011)2LD=QB’QA’QD

QBQA③Oc整体体置数法M=计数终值-计数初值+1M=2n-D60=28-DD=28-60=196=(11000100)2LD=Oc实现任意模M计数器的方法总总结①异步清0法法计数范围:0--M－1,Cr=M中的的“1”与非非②同步置数法法计数范围:D--D+M－1,LD=计数终值中的“1”与与非③Oc同步步置数法计数范围:2n-M--2n-1,LD=Oc模M计数器=M倍分频器计数器与分频器器的关系0时钟频率fcp输出频率fo=fcp/7【例】图6.5.11为可编程程分频器，试试分别求出M=100和和M=200时时的预置值；；若I7~I0=01101000，试试求M值。图6.5.11可编编程分频器解：该电路为同步步置数加法计计数器，最大大计数值N=256。根根据预置值值=N-M，可求得：①当M=(100)10时，预置值D′C′B′′A′DCBA=256-100=156=10011100B；当M=(200)10时，预置值D′C′B′′A′DCBA=256-200=56=00111000B。②当当I7~I0=01101000时，，M=11111111-01101000+1=(10011000)2=152。103寄存器是计算算机的主要部部件之一，它它用来暂时存存放数据或指指令。6.5.2集集成寄存器器和移位寄存存器1.二拍拍接收四位数数据寄存器Q3Q2Q1Q0&&&&QQDQQDQQDQQDA0A1A2A3CLR取数脉冲接收脉冲(CP)1042.移位位寄存器所谓“移位”，就是将寄寄存器所存各各位数据，，在每个移位位脉冲的作用用下，向左或或向右移动一一位。105移位寄存器的的分类：根据移位方向向，常分成左移寄存器、右移寄存器和双向移位寄存存器三种：寄存器左移(a)寄存器右移(b)寄存器双向移位(c)106Q3CPQ2FF2DFF3DFF1DQ1R0单向移位寄存存器举例FF0DQ0RiQ0Q1Q2Q3RD清01.单向右右移。2.串入入并出或串入串出107根据移位数据据的输入－输输出方式，又又可将它分为为如下四种电电路：串行输入－串行输出串行输入－并行输出并行输入－串行输出并行输入－并行输出移位寄存器的的分类：108FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入－串出串入－并出并入－串出并入－并出109QQDQQDQQDQQD&&&&A0A1A2A3SDRDCLRLOAD移位脉冲CP0串行输出数据预置

3210存数脉冲清零脉冲SD四位并入串串出的左移移寄存器110单向移位寄存存器举例设A3A2A1A0＝1011，在存数脉冲作作用下，并行行输入数据，，使Q3Q2Q1Q0＝1011。D0＝0D1＝Q0D2＝Q1D3＝Q2101101100110110011001000100000000000000000000000Q3Q2Q1Q0D3D2D1D0并入初态Q3Q2Q1Q0＝1011Q3Q2D1Q0D0移位脉冲CP0串行输出D2D3Q2Q3Q1Q0Q1左移过程111构成原理：既既能左移又能能右移。给移位寄存器器设置一个控控制端如S，，令S＝0时左移移；S＝1时右移即即可。集成组件74LS194就是这样的多多功能移位寄寄存器。双向移位寄存器11274194电电路结构四位双向移位位寄存器7419474194逻辑符号D0～D3：并行数码输入入端。Cr：异步清0端，，低电平有效效。SR、SL：右移、左移串串行数码输入入端。S1、S0：工作方式控制制端。74194Q0Q1Q2Q3CrSLS0CPD0S1D1D2D3SR0111100011011直接清零保持持右移(从Q0向右移动)左移(从Q3向左移动)并行同步置数数CLRCPS1

S0Q的功能74LS194简化功功能表11474194详详细功能表CrS1S0CPSLSRD0D1D2D3Q0Q1Q2Q30000000001111101111aabcdbcd×××××××××××××××××××××××××SR××××SL×××××××SRQ2Q0Q1Q1Q2Q3SL保持保持VCCQAQBQCQDS1S0CP16151413121110913456782QAQBQCQDCPS1S0CLRLDCBARABCDRLCLRGND74LS194右移串行输入入左移串行输入入并行输入工作方式控制1132.74LS194的应应用例:7位位串入/并出出转换电路。。SrSr（1））实实现现串串并并、、并并串串转转换换（（不不讲讲））例:7位位并并入入/串串出出转转换换电电路路。。环形形计计数数器器10100100000010010有效循环状态转移图m为为移位位寄寄存存器器的的位位数数这样样的的电电路路存存在什什么么问问题题呢呢?（２２））移移位位寄寄存存器器构构成成移移位位型型计计数数器器10010010010000001有效循环状态图011110111101111000111001110001100101101000001111电路路不不能能自自启启动动!无效效循循环环状状态态图图具有有自自启启动动的的环环形形计计数数器器1100000001001101111010001010000100011010101111111011011001010111000001.状状态态组组合合中中只只有有一一个个1或或0，，无需需再再译译码码；；2.最最大大的的模模值值Mmax=m3.触触发发器器很很浪浪费费环形形计计数数器器的的特特点点：：扭环环计计数数器器00001000110011100111001100011111010010101101011001010010100110111010000100011001110000100110111111101001010110101101001001001011011有效效状状态态1001101111011111扭环环计计数数器器的的自自启启动动问问题题1.最最大大的的模模值值Mmax=2m2.相相邻邻状状态态仅仅一一位位代代码码不不同同，，属属于于格雷雷码码3.触触发发器器有有些些浪浪费费扭环环计计数数器器的的特特点点：：用74LS194构构成成的的7分分频频电电路路M=2n-1组合电路

移位寄存器Q0Q1Q2…Qm-1SRf一般般移移位位型型计计数数器器的实实现现框框图图m为移位位寄寄存存器器的的位位数数6.5.3序序列列信信号号的产产生生序列列信信号号发发生生器器:能够够循循环环产产生生一一组组或或多多组组序序列列信信号号的的时序序电电路路。周期期序序列列信信号号:110101110101……110101110101序列列信信号号的的长长度度M=6③画画出出逻逻辑辑电电路路图图。。1.计计数数型型序序列列码码发发生生器器组合输出电路模M计数器Q1Q2QnCP…Z1Z2Zm实现现逻逻辑辑框框图图:实现现步步骤骤:①根根据据序序列列信信号号长长度度M，，设设计模模M计计数数器器，，状状态态自自定定;②按按计计数数器器的的状状态态转转移移关关系系和序列码的要要求设计组合合输出电路;例：设计一个个能同时产生生两组序列码码的双序列码码发生器，要要求两组序列列码分别为：：Z1－110101，，Z2－010110。解：⑴根据序列列确定计数器器的模值M=6(2)确定定计数器的M个计数状态态001010011100101110选74161计数器(3)列出出组合输出电电路的真值表表Z1－110101，Z2－010110(4)用3-8译码器和和与非门实现现组合电路QCQBQAZ1Z2

001100101101100100111010111010Z1=∑(1,2,4,6)Z2=∑(2,4,5)(5)画逻辑辑电路图Z1=∑(1,2,4,6)Z2=∑(2,4,5)

QCQBQAZ1Z2

0011

0

0101

1

0110

0

1001

1

1010

1

1101

0

⑴用74LS194设设计一个能自启动的模6扭环计数器器选74194实现计数器器⑵列出组合合输出电路的真值表表Z1=∑(0,1,4,7)Z2=∑(3,4,7)Z1－110101，Z2－010110⑶用3-8译码器和与与非门实现组组合电路Z1=∑(0,1,4,7)Z2=∑(3,4,7)2.反馈移移位型序列信信号发生器①根据序列信信号长度M，，确定移存器器位数n。②确定移存器器的M个独立立状态。③根据M个状状态列出移存存器的态序表表和反馈函数数表，求出反反馈函数SR(SL)。④检查自启动动性能。⑤画逻辑图。。1001、0011、0111、1111、1110、1100例：设计一个个产生100111序列列的反馈移位位型序列信号号发生器。解：①确定移存器器位数n，因因M=6，故故n≥3。②确定移存器器的6个独立立状态(左移移)。100、001、011、111、111、110因111是两两个相同的状状态，n=4Q0Q1Q2Q3SL③列移存器器的态序表和和反馈函数表表100100110111111111101100100110110101011100110111111110××1××××1110×××0×0001111000011110Q0Q1Q2Q3SL1001、0011、0111、1111、1110、1100⑤检查自启动性性能？④求出反馈函函数SL××1××××1110×××0×0001111000011110Q0Q1Q2Q3SL10100100100100110010010111001110主01111111000000011000101101101101101001001001001101101100主0001011100100000100011111110101111010101××1××××1110×××0×0001111000011110Q0Q1Q2Q3SL⑤检查自启动性性能？反馈网络采用用SSI门⑥画逻辑电路74194Q0Q1Q2Q3S1S0SL10＆＆1CPSLZCP××1××××1110×××0×0001111000011110Q0Q1Q2Q3SLSL=Q2+Q0Q3反馈网络采用用MSI器件件××1××××1110×××0×0001111000011110Q0Q1Q2Q3SL用4选1器件件实现SL11111111110000000001111000011110Q0Q1Q2Q3SLQ0Q2--A1A0D0=D2=1D1=Q3D3=074LS194Q0Q1Q2Q3S1S0SL10CPD0D1D2D3A0A1ZY14选1MUX0Q0Q2--A1A0D0=D2=1D1=Q3D3=0⑥画逻辑电路序列码发生器器两种方法比比较计数器型:①根据序列信信号长度M，，设计模M计计数器，状态态自定;②按计数器的的状态转移关关系和序列码码的要求设计计组合输出电电路;优点:设计过过程简单,可可同时产生多多个序列。移位型:①根据序列信信号长度M，，确定移存器器位数n。②确定移存器器的M个独立立状态。③根据M个状状态列出移存存器的态序表表和反馈函数数表，求出反反馈函数SR(SL)。④检查自启动动性能。缺点:设计过过程较复杂,只能产生一一个序列。例1:给定元器件74161计计数器一个，，8选1数选器一个，SSI门电路路若干。利用用给定元器件件试设计一个能能产生如图所所示输出波形形的电路,并画出电路图图。123456789101112131415UiU01U02设计分解123456789101112131415UiU01U02(1)U01输出波形是:每来7个Ui输入脉冲输出出一一个脉冲,即即U01是Ui输入脉冲的7分频;(2)U02波形可认为是是0100110序列码;(3)设计计一个模7计计数器,列出出U01,U02与计