数字电子技术基础第四章触发器

第四章触发器第一节触发器的电路结构及工作特点作业4-24-34-11第一节触发器的电路结构及工作特点一、基本RS锁存器1．用与非门组成的基本RS锁存器（一）电路结构和逻辑符号

锁存器有两个互补的输出端，通常把Q端的状态作为锁存器的状态输入端低电平有效Q=1、=01状态Q=0、=10状态(二)逻辑功能分析不稳定状态的约束R=S=0同时撤消时电路的状态可能有三种情况组合电路与时序电路的区别：组合电路在某时刻的输出只决定于这时刻的输入时序电路在某时刻的输出决定于两个因素：①这时刻的输入；②这时刻以前的输入。或者这样说：②这时刻电路的状态这时刻电路的状态反映的是这时刻以前的电路的输入的历史几个概念1状态0状态现态：Qn正在考察的瞬间电路所处的状态次态：Qn+1以正在考察的瞬间为基准，下一个考察瞬间触发器将要进入的状态状态：时序电路的最重要的概念（三）或非门构成的基本RS锁存器输入端高电平有效例在用与非非门组成成的基本本RS锁锁存器中中，设初初始状态态为0，，已知知输入R、S的波形图图，画出出两输出出端的波波形图。。解：由知，当当R、S都为高电电平时，，锁存器器保持原原状态不不变；当当S变低电平平时，触触发器翻翻转为1状态；；当R变低电平平时，锁锁存器翻翻转为0状态；；不允许许R、S同时为低低电平。。二、逻辑辑门控RS锁存存器（一）电电路结构构和逻辑辑符号（二）逻逻辑功能能分析当CP=0时，，G3和G4门被封锁锁，输入入信号R、S不起作用用，输出出全为1，基本本RS锁锁存器状状态不变变。当CP=1时，，G3和G4门打开，，输入信信号R、S经G3、G4门作用于于基本RS锁存存器，使使Q的状态跟跟随输入入状态的的变化而而改变，，其特性性表如表表4-3所示。。当R=S=1时时当CP由1变变0时锁锁存器的的状态不不定。或者当CP=1时，R、S同同时由1变0时时锁存器器的状态态不定。。(三)锁锁存器器功能的的几种描描述方法法1．特性性方程2．状态态转换图图3．驱动动表4．波形形图1．特性性方程2．状态态转换图图3．驱动动表4．波形形图由于在CP=1期间间，G3、G4门都是开开着的，，都能接接收R、S信号，所所以，如如果在CP=1期间间R、S发生多次次变化，，则锁存存器的状状态也可可能发生生多次翻翻转。在一个时时钟脉冲冲周期中中，锁存存器发生生多次翻翻转的现现象叫做做空翻。同步触发发器存在在的问题题——空翻三、主从从触发器器（一）主主从RS触发器器主从触发发器的触触发翻转转分为两两个节拍拍：（1）当当CP＝1时，，CP’＝0，，从触发发器被封封锁，保保持原状状态不变变：主触触发器工工作，接接收R和S端的输入入信号。。（2）当当CP由1跃变变到0时时，即CP=0、CP’＝1。。主触发发器被封封锁，输输入信号号R、S不再影响响主触发发器的状状态；从从触发器器工作，，接收主主触发器器输出端端的状态态。特点：（1）主主从触发发器的翻翻转是在在CP由1变0时刻（（CP下降沿））发生的的。（2）CP一旦变为为0后，，主触发发器被封封锁，其其状态不不再受R、S影响，因因此不会会有空翻翻现象。。（3）输输入端直直接控制制的问题题已经解解决主从RS触触发器的缺缺点R、S不能能同时为1，即有效效的输入电电平主从JK触发器可解解决此问题题（二）主从从JK触发发器主从RS触触发器的缺缺点：使用时有约约束条件RS=0。。为此，将触触发器的两两个互补的的输出端信信号通过两两根反馈线线分别引到到输入端的的G7、G8门，这样，，就构成了了JK触发发器。(1）功能能表：（2）特性性方程：（3）状态态转换图（4）驱动动表已知主从JK触发器器J、K的波形如图图所示，画画出输出Q的波形图（（设初始状状态为0））。在画主从触触发器的波波形图时，，应注意以以下两点：：（1）触发发器的触发发翻转发生生在时钟脉脉冲的触发发沿（这里里是下降沿沿）。（2）CP=1期间间主触发器器接收，在在CP下降降沿的瞬间间从触发器器翻转。（3）一次次变化问题题。已知主从JK触发器器J、K的波形如图图所示，画画出输出Q的波形图（（设初始状状态为0））。解：画出输出波波形如图示示。主从JK触触发器的一一次变化现现象主从JK触触发器在CP=1期间，，主触发器器在输入发发生多次变变化的情况况下，而其其状态只能能变化（翻翻转）一次次，这种现现象称为一一次变化现现象。Q=0时J不不能发生从从0—1——0的变化化，Q=1时K不能能发生从0—1—0的变化，，主从T触发发器和T’’触发器如果将JK触发器的的J和K相相连作为T输入端就就构成了T触发器。T触发器特特性方程：：当T触发器器的输入控控制端为T=1时，称称为T’触触发器。T’触发器器的特性方方程为：四、边沿触触发器（一）CMOS主从从结构的边边沿触发器器（二）维持持阻塞触发发器（三）利用用传输延迟迟的边沿触触发器D触发器的状状态转换图图：D触发器的驱驱动表：2．维持——阻塞边沿沿D触发器器的结构及及工作原理理（1）同步步D触发器器：该电路满足足D触发器器的逻辑功能能，但有同步触发器器的空翻现象。（2）维持—阻塞塞边沿D触触发器为了克服空空翻，并具具有边沿触触发器的特特性，在原原电路的基基础上引入入三根反馈馈线L1、L2、L3。例5.3.1已知维持——阻塞D触触发器的输输入波形，，画出输出出波形图。。解：在波形形图时，应应注意以下下两点：（1）触发发器的触发发翻转发生生在CP的的上升沿。。（2）判断断触发器次次态的依据据是CP上上升沿前一一瞬间输入入端D的状状态。根据D触发发器的功能能表，可画画出输出端端Q的波形图。。（3）触发发器的直接接置0和置置1端RD——直接置置0端，低低电平有效效；SD——直接置置1端；低低电平有效效。RD和SD不受CP和D信号的的影响，具具有最高的的优先级。。二、CMOS主从结构的的触发器1．电路结结构:由CMOS逻辑门和CMOS传输门组成成主从D触发器。由于引入了了传输门，，该电路虽虽为主从结结构，却没没有一次变变化问题，，具有边沿触触发器的特特性。2．工作原原理触发器的触触发翻转分分为两个节节拍：（1）当CP变为1时，，TG1开通，TG2关闭。主触触发器接收收D信号。同时，TG3关闭，TG4开通，从触触发器保持持原状态不不变。（2）当CP由1变为0时，TG1关闭，TG2开通，主触触发器自保保持。同时，TG3开通，TG4关闭，从触触发器接收收主触发器器的状态。。3．具有直接置置0端RD和直接置1端SD的CMOS边沿D触触发器集成触发器器一、集成触发器器举例1．TTL主从JK触发器74LS72特点：（1）有3个个J端和3个K端，它们之之间是与逻逻辑关系。。（2）带有有直接置0端RD和直接置1端SD，都为低电平平有效，不不用时应接接高电平。。（3）为主主从型结构构，CP下跳沿触发发。74LS72的功能表2．高速CMOS边沿D触发器74HC74特点：（1）单输入入端的双D触发器。。（2）它们们都带有直直接置0端端RD和直接置1端SD，为低电平平有效。（3）为CMOS边边沿触发器，CP上升沿触发发。3.集成触触发器的主主要参数1.直流参参数（1）电源源电流ICC（2）低电电平输入电电流IIL（3）高电电平输入电电流IIH（4）输出出高电平VOH输出出低电平VOL2.开关参参数（1）最高高时钟频率率fmax（2）对时时钟的延迟迟（tCPLH和tCPHL）（3）对直直接置0置置1端的延延迟时间(tRLHtRHLtSLHtshl)二．集成触发发器的脉冲冲工作特性性触发器的脉脉冲工作特特性是指触触发器对时时钟脉冲、、输入信号号以及它们们之间相互互配合的的时间关系系的要求。。掌握这种种工作特性性对触发器器的应用非非常重要。。（1）维持持—阻塞D触发器的脉脉冲工作特特性。tset=2tpd。tset=2tpd。可以看出，，该电路的的建立时间间为两级与与非门的延延迟时间，，即tset=2tpd。取tH=1tpd由图可以看看出，该电电路的tCPLH=2tpd，tCPHL=3tpd，所以触发器器的tCPH≥tCPHL=3tpd。（2）主从从JK触发器的脉脉冲工作特特性。在主从JK触发器电路路中，当时时钟脉冲CP上跳沿到达达时，输入入信号J、K进入主触发发器，由于于J、K和CP同时接到G7、G8门，所以J、K信号只要不不迟于CP上跳沿即可可，所以，tset=0。tCPH≥3tpd。tH=0。该电路的tCPLH=2tpd，tCPHL=3tpd，所以触发发器的tCPL≥tCPHL=3tpd。综上所述，，主从JK触发器要求求CP的最小工作作周期Tmin=tCPH+tCPL三、触发器器功能的转转换1.用JK触发器转换换成其他功功能的触发发器（1）JK→D分别写出JK触发器和D触发器的的特性方程程比较得：画出逻辑图图：（2）JK→T（T’）写出T触发器的特特性方程：：与JK触发发器的特性性方程比较较，得：J=T，K=T。令T=1，即可可得T’触发器。。2．用D触发器转换换成其他功功能的触发发器（1）D→JK写出D触发器和JK触发器的特特性方程：：比较两式，，得：画出逻辑图图。（2）D→T图（b）（3）D→T’图（c）三、触发器应应用举例设计一个3人人抢答电路。。3人A、B、C各控制制一个按键开开关KA、KB、KC和一个发光二二极管DA、DB、DC。谁先按下开开关，谁的发发光二极管亮亮，同时使其其他人的抢答答信号无效。。利用触发器的的“记忆”作作用，使抢答答电路工作更更可靠、稳定定。本章小结1．触发器有有两个基本性性质：（1））在一定条件件下，触发器器可维持在两两种稳定状态态（0或1状状态）之一而而保持不变；