数字电路与逻辑设计 第3章 集成逻辑门与触发器1

第3章集成逻辑门与触发器3-1数字集成电路简介3-2半导体器件的开关特性3-3逻辑门电路3-4触发器吉林大学仪器科学与电气工程学院：数字电路与逻辑设计重点及难点1、触发器的概念及特点2、触发器的种类，触发器与锁存器的区别3、现态、次态4、D触发器特点及次态方程吉林大学仪器科学与电气工程学院：数字电路与逻辑设计3-4触发器

在数字系统中，为了构造实现各种功能的逻辑电路，除了需要实现逻辑运算的逻辑门之外，还需要有能够保存信息的逻辑器件。触发器是一种具有记忆功能的电子器件。触发器能用来存储一位二进制信息。集成触发器的种类很多，分类方法也各不相同，但就其结构而言，都是由逻辑门加上适当的反馈线耦合而成。

触发器的特点：☆

有两个互补的输出端；☆

在一定输入信号作用下，触发器可以从一个稳定状态转移到另一个稳定状态。☆

有两个稳定状态；现态：输入信号作用前的状态，记作：次态：输入信号作用后的状态，记作：

现态与次态次态是现态和输入的函数。按触发方式：电平，脉冲，边沿按逻辑功能：RS，JK，D，T按组成结构：维持-阻塞型，主从型，利用传输延时

触发器的分类注意：锁存器（latch）与触发器(flip-flop)

前者对脉冲电平敏感；后者对脉冲边沿敏感。3-4-1基本RS触发器&a&b反馈两个输入端两个输出端（一）逻辑功能描述RSQn+1功能说明00011011d01Q不定置0置1不变基本R-S触发器功能表表中“d”表示触发器次态不确定。该表又称为次态真值表。（二）次态方程（特征方程）基本RS触发器的次态是其现态及其输入R、S的函数，如何求取？该函数有无约束条件？3-4-2钟控触发器（锁存器）具有时钟脉冲控制的触发器称为“时钟控制触发器”或者“定时触发器”，简称“钟控触发器”。时钟脉冲控制触发器的工作特点：由时钟脉冲确定状态转换的时刻(即何时转换？)；由输入信号确定触发器状态转换的方向(即如何转换？)。

一、钟控RS触发器&c&d&a&bCP时钟信号直接置0、置1端R、S为输入控制端（一）逻辑功能分析

与基本RS触发器相同（功能表、次态方程、约束条件）注意：在时钟控制触发器中，时钟信号CP是一种固定的时间基准，通常不作为输入信号列入表中。对触发器功能进行描述时，均只考虑时钟有效作用(CP=1)时的情况。（二）缺点二、D触发器RS（一）逻辑功能分析功能表、次态方程（特征方程）（二）功能特点在时钟作用时，D触发器状态的变化仅取决于输入信号D，而与现态无关。三、J-K触发器（一）逻辑功能分析功能表、次态方程（二）功能特点

利用触发器两个输出端信号始终互补的特点，有效地解决了时钟控制R-S触发器状态不确定的问题。四、T触发器3-4-3边沿触发器空翻现象：在同一个时钟脉冲作用期间触发器状态发生两次或两次以上变化的现象。解决办法：采用主从型结构、维持阻塞结构、或者利用门电路传输延时，使状态的变化发生在时钟的边沿（上升沿或者下降沿）。具体内容参考教材自学。一、边沿触发器的特点边沿型D触发器工作原理边沿D触发器波形图二、常用边沿触发器74LS74带异步置位、复位功能的双D触发器74LS107带异步复位功能的双JK触发器3-4-4触发器的动态特性*建立时间保持时间传输延迟时间，触发脉冲宽度最高触发频率（最大工作频率）3-4-5触发器功能的相互转换D触发器构成J-K触发器

D触发器构成T触发器

J-K触发器构成D触发器

J-K触发器构成T触发器