【课件】电磁兼容性设计课件

电磁兼容性设计

李卫兵

电磁兼容性设计

李卫兵课程内容*1．电磁兼容概述2．电磁兼容性设计3.印制电路板PCB设计4.接地和搭接技术5.屏蔽技术应用6.滤波技术应用7.设备内部布置8.车载终端常用电磁兼容测试项目

课程内容*1．电磁兼容概述1．电磁兼容概述*1.1电磁兼容的定义国家标准GB/T4365-2003《电工术语电磁兼容》：“设备或系统在其电磁环境中能正常工作且不对该环境中任何事物构成不能承受的电磁骚扰的能力。”1．电磁兼容概述*1.1电磁兼容的定义

1.2电磁干扰及其危害*在电磁环境中，电磁干扰造成的危害是各种各样的，可能从最简单的令人烦恼的现象直到严重的灾难。一些电磁干扰可能造成的危害：

1.2电磁干扰及其危害*在电磁环境中，电磁干扰造成的危害①干扰电视的收看、广播收音机的收听。②在数字系统与数据传输过程中数据的丢失。③在设备、分系统或系统级正常工作的破坏。④医疗电子设备（例如医疗监护仪、心电起搏器等）的工作失常。⑤自动化微处理器控制系统（例如：汽车的刹车系统、防撞气囊保护系统）的工作失控。⑥导航系统的工作失常。⑦起爆装置的无意爆炸。⑧工业过程控制功能（例如：石油或化工）的失效。除此之外，强电场还会对生物体造成影响。由此可见，电磁环境的恶化，会导致多方面的后果。开展电磁兼容研究，加强电磁兼容管理，降低电磁骚扰，避免电磁干扰，是当务之急。电磁干扰及其危害*①干扰电视的收看、广播收音机的收听。电磁干扰及其危害*电磁兼容概念及理论基础*1.3电磁干扰形成的三要素*形成电磁干扰必然具备三个基本要素:①电磁骚扰源，②耦合途径或传播通道，③敏感设备。电磁兼容设计即是从这三个基本要素出发。电磁兼容概念及理论基础*1.3电磁干扰形成的三要素*形成电

1.3.1电磁骚扰源*电磁骚扰源包括自然骚扰源和人为骚扰源。自然骚扰源包括：①来自银河系的电磁噪声；②来自太阳系的电磁骚扰；③来自大气层的电磁骚扰；④热噪声。人为骚扰源包括：①工科医（射频）设备；②高压电力系统与电力电子系统；③电牵引系统；④内燃机点火系统；⑤声音和广播电视接收机；⑥家用电器、电动工具与电气照明；⑦信息技术设备；⑧静电放电；⑨核电磁脉冲；⑩通讯、广播、定位等大功率设备。

1.3.1电磁骚扰源*电磁骚扰源包括自然骚扰源和人为骚扰**1.3.2电磁骚扰敏感设备*所有的低压小信号的设备都是电磁骚扰的敏感设备。电磁骚扰以辐射和传导方式侵害敏感设备的。端口就如传输的“界面”，通过这些端口，电磁骚扰进入（或出自）被考虑的设备。骚扰现象的性质和骚扰程度与端口的类型有关。1.3.2电磁骚扰敏感设备*所有的低压小信号的设备都是电磁**1.3.3电磁骚扰的传播途径*电磁骚扰的传播途径包括传导耦合和辐射耦合。传导耦合包括互传导耦合和导线间的感性与容性耦合。辐射耦合包括近场耦合和远场耦合。1.3.3电磁骚扰的传播途径*电磁骚扰的传播途径包括传导耦传导耦合必须在骚扰源和敏感设之间有完整的电路连接，骚扰信号沿着这个连接电路传递到敏感设备，发生干扰现象。这个传输电路可包括：导线、设备的导电部件、供电电源、公共阻抗、接地平面、电阻、电感、电容、和互感元件等。辐射耦合是通过介质以辐射电磁波形式传播，骚扰能量按电磁波的规律向周围空间发射。常见的辐射耦合有三种：①骚扰源天线发射的电磁波被敏感设备天线意外接收，称为天线对天线耦合②空间电磁场经导线感应而耦合，称为场对线的耦合③两根平行导线之间的高频信号感应，称为线对线感应耦合*传导耦合必须在骚扰源和敏感设之间有完整的电路连接，骚扰信号沿2.电磁兼容性设计*关键元器件的选择产品设计流程产品电磁兼容设计流程框图电路的选择和设计印制电路板的设计接地和搭接设计屏蔽技术应用滤波技术应用时钟电路的设计产品/设备内部布置导线的分类和敷设板级电磁兼容设计整机电磁兼容设计系统电磁兼容设计设计时请注意先后次序2.电磁兼容性设计*关键元器件的选择产品设计流程产品电磁兼2.1单元电路设计*放大电路设计

电源电路设计

A/D、D/A电路设计

IC的线路设计RAM电路设计

单元电路设计一般屏蔽盒设计

扩展频谱时钟技术

2.1单元电路设计*放大电路设计电源电路设计A/D、D2.1.1放大电路设计对于单级放大电路设计，其接地点一般选择为放大器输出一方，而使信号源与地隔离。这样可使负载免受地电位差的影响，从而抑制了噪声干扰。此外，对于单级放大电路，应单点接地。而一般电子设备低电平级电路是易受干扰电路，多级电路应采用串联式单点接地，其接地点选择在低电平级电路的输入端，以便电路受地电位差的干扰最小。*2.1.1放大电路设计对于单级放大电路设计，其接地点一般选2.1.2RAM电路设计：对于数字电路中的RAM电路，其地址总线和数据驱动器尽可能靠近存储器，以防止线长引入电感，造成因延迟引起的误动作。由于高温会加速RAM结点的漏电，所以不能使器件过热，布局时应留有散热空间或采用散热措施。*2.1.2RAM电路设计：对于数字电路中的RAM电路，其2.1.3A/D、D/A电路设计：由于A/D、D/A器件易受干扰，所以须单独布置元器件。由于器件本身同时存在模拟电路和数字电路，故电源与地应做到模拟与数字相分离。而且这类器件电源与其他供电电路应采用滤波器隔离技术以减少其它电路的干扰。同时可以选用光电耦合器提高器件抗干扰能力，减少传输损耗及干扰。可以将转换器直接做到传感器上，以减少线路干扰。*2.1.3A/D、D/A电路设计：由于A/D、D/A器件2.1.4电源电路设计：电源是重要的系统内部噪声源，同时也是外部噪声较易侵入的部件。系统内部噪声或系统外部噪声可以通过电源传导，干扰内部其他设备；一个系统产生的噪声也可以通过电源传导干扰外部其他系统。抑制传导干扰的方法主要是滤波。这样不仅防止电网干扰进入系统内部，也防止系统本身产生的干扰进入电网。对于多级电源，可以采用浮地将中间各级加以隔离，以提高抗耦合干扰能力。同时由于电源相对系统来说是大电流、高电压、低频率的部件，容易引起电磁场辐射干扰；此外对于电源变压器、铁氧体磁芯等，也容易发生漏磁，引起磁场干扰。抑制电磁场干扰最有效的方法就是电磁屏蔽。铁质材料的外壳是电源电路有效的电磁屏蔽体。当磁场泄漏可以忽略时，铜、铝屏蔽罩也是极佳的屏蔽材料。*2.1.4电源电路设计：电源是重要的系统内部噪声源，同时也2.1.5集成电路的线路设计：现代数字集成电路（IC）在高速开关的情况下需要电源提供大的瞬时功率，因此必须加去耦电容以满足瞬时功率要求。IC路有多种封装结构，引脚越短，电磁干扰问题越小。IC应首选表贴器件，甚至直接在PCB板上安装裸片。IC的引脚排列也会影响电磁兼容性能。因此IC的VCC与GND之间的距离越近，去耦电容越有效。无论是集成电路、PCB板还是整个系统，大部分噪声都与时钟频率及其高次谐波有关。合理的地线、适当的去耦电容和旁路电容能减小时钟辐射。用于时钟分配的高阻抗缓冲器也有助于减小时钟信号的反射和振荡。TTL和CMOS器件混合逻辑电路会产生时钟、有用信号和电源的谐波，因此，最好使用同系列的逻辑器件。由于CMOS器件的门限宽，为设计者优选器件。需要特别注意的是，未使用的CMOS输入引脚应该接地线或电源。否则极易造成电路出错。*2.1.5集成电路的线路设计：现代数字集成电路（IC）在高2.1.6一般屏蔽盒设计：对于高频电路，辐射是其主要的干扰途径，所以在设计时，通常加屏蔽盒进行屏蔽，抑制干扰传播。屏蔽盒的腔体一般可以采用厚的金属块直接车、铣加工出内腔，这样屏蔽腔体不存在接缝，各处密度相同，屏蔽效能最佳。因此普遍应用于高频特别是微波频段的电路屏蔽。对频率较低且屏蔽要求不太高的屏蔽盒，可以采用金属型材围框成型。另外，还有采用金属板材拼接、螺装成型。这几种结构加工简单，成本低。此外，电路板上关键元器件需要屏蔽时，可用薄钢板围成框架或小屏蔽罩直接固定在电路板上进行屏蔽。由于安装面(屏蔽盖)的缝隙，会造成电磁骚扰泄露。可采用增加缝隙深度或增加装配面处构件强度的方法。对于屏蔽要求较高的设备，可以采用双层屏蔽盖方式。*2.1.6一般屏蔽盒设计：对于高频电路，辐射是其主要的干扰2.2模拟电路设计大多数模拟设备的抗扰度问题是由射频解调引起的。运放每个管脚都对射频干扰十分敏感。为了防止解调，模拟电路的反馈回路需在宽频带范围内处于线性及稳定状态。同时需要对容性负载进行缓冲。获得一稳定且线性的电路后，其所有连线可能还需滤波，且只能使用无源滤波器（最好是RC型）。应避免采用输入、输出阻抗高的电路。比较器必须具有迟滞特性（正反馈），以防因干扰产生误动作，还可防止靠近切换点处的振荡。不要使用比实际需要快得多的输出转换比较器，保持dV/dt在较低状态。有些模拟集成电路内的电路对辐射干扰极为敏感，这时可用小金属壳将其屏蔽起来，并将屏蔽盒焊接到PCB地线面上。模拟器件也需要为电源提供高质量的射频旁路和低频旁路。对每个运放、比较器或数据转换器的每个模拟电源引脚的RC或LC滤波都是必要的。对模拟电路而言，模拟本振和IF频率一般都有较大的泄漏，所以需要着重屏蔽和滤波。*2.2模拟电路设计大多数模拟设备的抗扰度问题是由射频解调引2.3逻辑电路设计对高频数字电路布局时应作到有关的逻辑元件应相互靠近，易产生干扰的器件(如时钟发生器)或发热器件应远离其他集成电路。由于高频数字信号正负电平转换时间短、转换电流大，往往会产生尖脉冲，通过电源线给系统带来致命的干扰。这样需要在每一个器件的电源输入端就近并上一个小电容来旁路尖峰干扰。接口缓冲电路可以防止由于击穿造成的关键器件的损坏。将多余端口接地或通过电阻接电源可以防止端口感应造成的干扰。并联电容或涂静电防护漆可以防止端口的静电感应及静电电荷积累放电干扰。有些数字IC产生高电平辐射，常将其配套的小金属盒焊接到PCB地线而取得屏蔽效果。*2.3逻辑电路设计对高频数字电路布局时应作到有关的逻辑元件防止逻辑电路产生电磁兼容问题的主要措施如下：－对输入和按键采用电平检测（而非边沿检测）－使用前沿速率尽可能慢且平滑的数字信号（不超过失真极限）－在PCB板上，允许对信号边沿速度或带宽进行控制（例如，在驱动端使用软铁氧体磁珠或串联电阻）－降低负载电容，以使靠近输出端的集电极开路驱动器而便于上拉，电阻值尽量大－处理器散热片与芯片之间经导热材料隔离，并在处理器周围多点射频接地－电源的高质量射频旁路（解耦）在每个电源管脚都是重要的－高质量电源监视电路需对电源中断、跌落、浪涌和瞬态干扰有抵抗能力－需要一只高质量的“看门狗”－决不能在“看门狗”或电源监视电路上使用可编程器件－电源监视电路及“看门狗”也需适当的电路和软件技术，以使它们可以适应大多数的不测情况－当逻辑信号沿的上升/下降时间比信号在PCB走线中传输一个来回的时间短时，应采用传输线技术*防止逻辑电路产生电磁兼容问题的主要措施如下：*在逻辑电路中，数字信号的传输线的处理也相当重要。当电路在高速运行时，在源和目的间的阻抗匹配非常重要。否则过量的射频能量将会引起电磁兼容性问题。信号端接（匹配）不但能减少在源和目的之间的信号反馈和振铃，而且也能减缓信号边沿的快速上升和下降。时钟电路通常是最主要的射频发射源，应作好元件的布局，从而使时钟走线最短，同时保证时钟线在PCB的一面但不通过过孔。当一个时钟必须经过一段长长的路径到达许多负载时，可在负载旁边安装一时钟缓冲器，这样，长轨线（导线）中的电流就小很多了。长轨线中的时钟沿应尽量圆滑，甚至可用正弦波，然后由负载旁的时钟缓冲器加以整形即可。*在逻辑电路中，数字信号的传输线的处理也相当重要。*2.4微控制器电路设计微控制器（MCU）是逻辑电路的核心，也是逻辑电路中产生电磁兼容问题的核心和关键。时下许多IC制造业者不断地减小微控制器的尺寸会使晶体管开关速度更快，从而使时钟频率的谐波分量变大。这样就会造成最初时电路中的MCU是正常的，但以后在产品生产周期中的某个时间就可能出现EMC有问题。MCU通常有片上振荡电路，它外接单独的晶振或谐振器即可工作。时钟频率选择应选择保障系统正常工作的最低时钟频率。时钟振荡器应最接近MCU的时钟引脚，以减小时钟的干扰。*2.4微控制器电路设计微控制器（MCU）是逻辑电路的核心，2.4.1I/O口引脚:对于大多数MCU，引脚通常都是高阻输入或混合输入/输出。需要有电阻（或10kΩ）连接每个引脚到地或者到供电电平，以便确保一个可知的逻辑状态。2.4.2IRQ口引脚：IRQ是MCU元件中最敏感的引脚之一。确保与中断请求引脚的任何连线都有瞬时静电放电保护是非常重要的。在IRQ连线上有双向二极管、TVS或金属氧化变阻器端接通常就足够了。即便是对价格很敏感的应用，IRQ线上的电阻端接也同样不可缺少。2.4.3复位引脚：不恰当的复位将导致MCU工作的紊乱，复位电路不允许受到干扰，独立的复位控制芯片或低阻抗的复位电阻加上大容量低泄漏，高频反应性能好的陶瓷电容复位电路是较好的选择。*2.4.1I/O口引脚:对于大多数MCU，引脚通常都是高阻3.印制电路板（PCB）的设计*PCB布局

模-数混合PCB的设计

PCB板的地线设计

PCB设计一般规则

PCB布线

PCB板的设计PCB布局规则

PCB布线规则

PCB布局

PCB设计时的电路措施

3.印制电路板（PCB）的设计*PCB布局模-数混合PC3．印制电路板（PCB）的设计印制电路板（PCB）是电子产品中电路元件和器件的支撑件。随着电于技术的飞速发展，PCB的密度越来越高。PCB设计的好坏对电路的干扰及抗干扰能力影响也越大。一般来说，在PCB布线中增强电磁兼容性不会给产品的最终完成带来附加费用。有一点需要注意，PCB布线没有严格的规定，大多数PCB布线受限于板子的大小和铜板的层数，设计的好坏主要依赖于布线工程师的经验。一个拙劣的PCB布线能导致更多的电磁兼容问题，即使加上滤波器和元器件也不能解决这些问题，到最后，不得不对整个板子重新布线。因此，在开始时养成良好的PCB布线习惯是最经济的办法。*3．印制电路板（PCB）的设计印制电路板（PCB）是电子产3.1PCB布局首先，要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，抗噪声能力下降；过小，则邻近线条易受干扰。在确定PCB尺寸后．再确定特殊元件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局。所以在元件布局时，应该将数字电路、模拟电路以及电源电路分别放置，将高频电路与低频电路分开。此外，布局中还应特别注意强、弱信号的器件分布及信号传输方向途径等问题。在印制板布置高速、中速和低速逻辑电路时，应按照图8①的方式排列器件。*图8：印制板布置图3.1PCB布局首先，要考虑PCB尺寸大小。*图8：印制在器件布置方面与其它逻辑电路一样，应把相互有关的器件尽量放得靠近些，这样可以获得较好的抗噪声效果。元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题，原则之一是各部件之间的引线要尽量短。在布局上，要把模拟信号部分，高速数字电路部分，噪声源部分（如继电器，大电流开关等）这三部分合理地分开，使相互间的信号耦合为最小。如图8②所示。时钟发生器、晶振和CPU的时钟输入端都易产生噪声，要相互靠近些。易产生噪声的器件、小电流电路、大电流电路等应尽量远离逻辑电路，如有可能，应另做电路板。*图8印制板布置图在器件布置方面与其它逻辑电路一样，应把相互有关的器件尽量放得根据电路的功能单元对电路进行布局时，要符合以下原则：(1)尽可能缩短高频元器件之间的连线。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。(2)某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离。(3)按照电路的流程安排各个功能单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。(4)以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在PCB上，尽量减少和缩短各元器件之间的引线和连接。(5)在高频下工作的电路，要考虑元器件之间的分布参数。(6)位于电路板边缘的元器件，离电路板边缘一般不小于2mm。*根据电路的功能单元对电路进行布局时，要符合以下原则：*3.2PCB布线3.2.1印刷线路板与元器件的高频特性：一个PCB的构成是在垂直叠层上使用了一系列的层压、走线和预浸处理的多层结构。在多层PCB中，设计者为了方便调试，会把信号线布在最外层。PCB上的布线是有阻抗、电容和电感特性的。阻抗：布线的阻抗是由铜和横切面面积的重量决定的。电容：布线的电容是由绝缘体材料、电流到达的范围、以及走线间距决定的。电感：布线的电感平均分布在布线中。在高频情况下，印刷线路板上的走线、过孔、电阻、电容、接插件的分布电感与电容等不可忽略。走线电阻、走线的分布电容产生对高频信号的反射，当走线长度大于噪声频率相应波长1/20时，就产生天线效应，噪声可通过走线向外发射。印刷线路板的过孔大约引起的电容。一个集成电路本身的封装材料引入2~6pF电容。一个双列直插的24引脚集成电路插座，引入4~18nH的分布电感。*3.2PCB布线3.2.1印刷线路板与元器件的高频特性：3.2.2PCB布线应遵守的普遍方针：增大走线的间距以减少电容耦合的串扰；平行的布电源线和地线以使PCB电容达到最佳；将敏感的高频线布在远离高噪声电源线的地方；加宽电源线和地线以减少电源线和地线的阻抗。*3.2.2PCB布线应遵守的普遍方针：增大走线的间距以减3.2.3分割：分割是指用物理上的分割来减少不同类型线之间的耦合，尤其是通过电源线和地线的。下图给出了用分割技术将四个不同类型的电路分割开的例子。在地线面，非金属的沟用来隔离四个地线面。L和C作为板子上的每一部分的过滤器，减少不同电路电源面间的耦合。高速数字电路由于其更高的瞬时功率需量而要求放在电源入口处。*3.2.3分割：分割是指用物理上的分割来减少不同类型线之3.2.4基准面的射频电流：不管是对多层PCB的基准接地层还是单层PCB的地线，电流的路径总是从负载回到电源。返回通路的阻抗越低，PCB的电磁兼容性能越好。因此返回通路应当尽可能的短，环路区域应当尽可能的小。3.2.5布线分离：布线分离的作用是将PCB同一层内相邻线路之间的串扰和噪声耦合最小化。所有的信号（时钟、视频、音频、复位等等）在线与线、边沿到边沿间应通过基准地予以隔离。3.2.6电源线设计:根据印制线路板电流的大小，尽量加粗电源线宽度，以减少环路电阻。同时使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。*3.2.4基准面的射频电流：不管是对多层PCB的基准接地层3.2.7抑制反射干扰:为了抑制出现在印制线终端的反射干扰，应尽可能缩短印制线的长度和采用慢速电路。必要时可在传输线的末端对地和电源端各加接一个相同阻值的匹配电阻。对一般速度较快的TTL电路，其印制线条长于10cm以上时就应采用终端匹配措施。3.2.8保护与分流线路：在时钟电路中，局部去耦电容非常重要。但是时钟线同样需要保护，否则，受扰时钟信号将在电路的其他地方引起问题。设置分流和保护线路是对关键信号进行隔离和保护的非常有效的方法。分流或者保护线路是沿着关键信号的线路两边布放隔离保护地线。分流线路和保护线路之间的不同之处在于分流线路不必端接（与地连接），但是保护线路的两端都必须连接到地。为了进一步的减少耦合，多层PCB中的保护线路可以每隔一段就加上到地的通路。*3.2.7抑制反射干扰:为了抑制出现在印制线终端的反射干扰3.2.9局部电源和IC间的去耦：在直流电源回路中，负载的变化会引起电源噪声。局部去耦能够减少沿着电源干线的噪声传播。连接着电源输入口与PCB之间的大容量旁路电容起着一个低频骚扰滤波器的作用。此外，在每个IC的电源和地之间都应当有去耦电容，以滤除IC的开关噪声。去耦电容配置原则如下：(1)电源输入端跨接10~100μF的电解电容器。如有可能，接100μF以上的更好。(2)原则上每个集成电路芯片都应布置一个的瓷片电容，如遇印制板空隙不够，可每4~8个芯片布置一个1~10μF的钽电容。(3)对于抗噪能力弱、关断时电源变化大的器件，应在芯片的电源线和地线之间直接接入去耦电容。(4)去耦电容引线不能太长，尤其是高频旁路电容不能有引线。去耦电容值的选取并不严格，可按C=1/f计算：即10MHz干扰频率取。瓷片电容或多层陶瓷电容的高频特性较好。*3.2.9局部电源和IC间的去耦：在直流电源回路中，负载的3.2.10布线技术：(1)过孔对高速信号，过孔产生1到4nH的电感和到的电容。因此，当铺设高速信号通道时，过孔应该被保持绝对的最少。对于高速的并行线（如地址和数据线），如果层的改变是不可避免，应该确保每根信号线的过孔数一样。

(2)45°角的路径与过孔相似，直角的转弯路径应该被避免。因此，当转动路径时全部的直角路径应该采用45°。图10是45°路径的一般规则--3W规则。*图10：拐角设计3.2.10布线技术：(1)过孔*图10：拐角设计(3)短截线图11所示短截线产生反射，同时也潜在增加辐射天线的可能。虽然短截线长度可能不是任何系统已知信号波长的四分之一整数，但是附带的辐射可能在短截线上产生振荡。因此，避免在传送高频率和敏感的信号路径上使用短截线。*图11短截线(3)短截线*图11短截线(4)树型信号线排列虽然树型排列带有能产生多个短截线的信号路径。因此，应该避免用树型排列高速和敏感的信号线。(5)辐射型信号线排列辐射型信号排列通常有最短的路径，以及产生从源点到接收器的最小延迟。但是这也能产生多个反射和辐射干扰，所以应该避免用辐射型排列高速和敏感信号线。(6)不变的路径宽度信号路径的宽度从驱动到负载应该是常数。改变路径宽度时路径阻抗会产生改变，从而产生反射和造成线路阻抗不平衡。所以最好保持路径宽度不变。*(4)树型信号线排列*(7)洞和过孔密集经过电源和地层的过孔的密集会在接近过孔的地方产生局部化的阻抗差异。供电面在这点是高阻，影响射频电流传递。(8)切分孔隙切分孔隙（即长洞或宽通道）在电源层和地层范围内产生不一致的区域，局部性地增加了电源层和地层的阻抗。(9)接地金属化填充区所有的金属化填充区应该被连接到地，否则，这些大的金属区域能充当辐射天线。(10)最小化环面积保持信号路径和它的地返回线紧靠在一起将有助于最小化地环，，也避免了潜在的天线环。对于高速单端信号，如果信号路径没有沿着低阻的地层走，可能必须沿着信号路径流动来布置地线回路。*(7)洞和过孔密集*3.2.11其它布线策略：对双层板，电源线和地线最好采用井字形网状布线结构，具体做法是印制板的一面横向布线，另一面纵向布线，然后在交叉孔处用金属化孔相连。在设计布线时应尽量避免长距离的平行走线，尽可能拉开线与线之间的距离，信号线与地线及电源线尽可能不交叉。在印制电路板布线时，还应注意以下几点：(1)布线尽可能把同一输出电流而方向相反的信号利用平行布局方式来消除磁场干扰。(2)时钟信号引线最容易产生电磁辐射干扰，走线时应与地线回路相靠近。(3)总线驱动器应紧挨其欲驱动的总线。对于那些离开印制电路板的引线，驱动器应紧紧挨着连接器。(4)应尽量减小印制导线的电感量。因此，短而粗的导线对抑制干扰是有利的。(5)尽量避免使用大面积铜箔，必须用大面积铜箔时，最好用栅格状。(6)如有可能在控制线（于印刷板上）的入口处加接R-C去耦，以便消除传输中可能出现的干扰因素。*3.2.11其它布线策略：对双层板，电源线和地线最好采用井3.3PCB板的地线设计在PCB板的地线设计中，接地技术既应用于多层PCB，也应用于单层PCB。接地技术的目标是最小化接地阻抗，从此减少从电路返回到电源之间的接地回路的电势。(1)正确选择单点接地与多点接地在低频电路中，信号的工作频率小于1MHz，因而应采用一点接地。当信号工作频率大于10MHz时，应采用就近多点接地。当工作频率在1~10MHz时，如果采用一点接地，其地线长度不应超过波长的1/20，否则应采用多点接地法。高频电路宜采用多点串联接地，地线应短而粗，高频元件周围尽量布置栅格状大面积接地铜箔。(2)将数字电路与模拟电路分开电路板上既有高速逻辑电路，又有线性电路，应使它们尽量分开。而两者的地线不要相混，分别与电源端地线相连。要尽量加大线性电路的接地面积。(3)尽量加粗接地线应将接地线尽量加粗，使它能通过三倍于印制电路板的允许电流。*3.3PCB板的地线设计在PCB板的地线设计中，接地技术(4)将接地线构成闭环路对数字电路，将接地线做成闭环路可以明显的提高抗噪声能力。对模拟电路，则不允许地环路出现，否则会产生环路噪声。(5)当采用多层线路板设计时，可将其中一层作为“全地平面”。这样可减少接地阻抗，同时又起到屏蔽作用。我们常常在印制板周边布一圈宽的地线，也是起着同样的作用。(6)单层PCB的接地线在单层（单面）PCB中，接地线的宽度应尽可能的宽，且至少应为。地线跳线和宽度的改变应当保持为最低，否则将引起线路阻抗与电感的变化。(7)双层PCB的接地线在双层（双面）PCB中，对于数字电路优先使用地线栅格/点阵布线。地线和电源线的宽度最少应为。另外的一种布局是将接地层放在一边，信号和电源线放于另一边。*(4)将接地线构成闭环路*(8)多层PCB中的接地面和电源面及PCB电容在多层板上，由分离电源面和地面的绝缘薄层产生了PCB电容。在单层板上，电源线和地线的平行布放也将存在这种电容效应。PCB电容等效于一个均匀分布在整个板上的去耦电容。在多层PCB中把电源面和接地面尽可能近的放置在相邻的层中，以便在整个板上产生一个大的PCB电容。(9)高速电路与低速电路布放高速电路和元件时应使其更接近接地面，而低速电路和元件应使其接近电源面。(10)地的铜填充在某些模拟电路中，没有用到的电路板区域是由一个大的接地面来覆盖，以此提供屏蔽和增加去耦能力。(11)电源要求当电路需要不止一个电源供给时，采用接地将每个电源分离开。*(8)多层PCB中的接地面和电源面及PCB电容*3.4模拟-数字混合线路板的设计如何降低数字信号和模拟信号间的相互干扰呢？第一个原则是尽可能减小电流环路的面积；第二个原则是系统只采用一个参考面。相反，如果系统存在两个参考面，就可能形成一个偶极天线；而如果信号不能通过尽可能小的环路返回，就可能形成一个大的环状天线。在设计中要尽可能避免这两种情况。有人建议将混合信号电路板上的数字地和模拟地之间隔离。此时不能跨越了分割间隙布线，否则电磁辐射和信号串扰都会急剧增加。采用光隔离器件或变压器也能实现信号跨越分割间隙。对于前者，跨越分割间隙的是光信号；在采用变压器的情况下，跨越分割间隙的是磁场。还有一种可行的办法是采用差分信号：信号从一条线流入从另外一条信号线返回，这种情况下，不需要地作为回流路径。*3.4模拟-数字混合线路板的设计如何降低数字信号和模拟信号在实际工作中一般倾向于使用统一地，将PCB分区为模拟部分和数字部分。模拟信号在电路板所有层的模拟区内布线，而数字信号在数字电路区内布线。混合信号PCB设计是一个复杂的过程，设计过程要注意以下几点：①将PCB分区为独立的模拟部分和数字部分。②合适的元器件布局。③A/D转换器跨分区放置。④不要对地进行分割。在电路板的模拟部分和数字部分下面敷设统一地。⑤在电路板的所有层中，数字信号只能在电路板的数字部分布线；模拟信号只能在电路板的模拟部分布线。⑥实现模拟和数字电源分割。⑦布线不能跨越分割电源面之间的间隙。⑧必须跨越分割电源之间间隙的信号线要位于紧邻大面积地的布线层上。⑨分析返回地电流实际流过的路径和方式来保证满足前述要求。⑩采用正确的布线规则。*在实际工作中一般倾向于使用统一地，将PCB分区为模拟部分和数3.5印制电路设计一般规则3.5.1PCB布局规则：电路元件和信号通路的布局必须最大限度地减少无用信号的相互耦合：(1)低电平信号通道不能靠近高电平信号通道和无滤波的电源线，包括能产生瞬态过程的电路。(2)将低电平的模拟电路和数字电路分开，避免产生公共阻抗耦合。(3)高、中、低速逻辑电路在PCB上要用不同区域。(4)安排电路时要使得信号线长度最小。(5)保证相邻板之间不能有过长的平行线。(6)EMI滤波器要尽可能靠近EMI源，并放在同一块线路板上。(7)DC/DC变换器、开关元件和整流器应尽可能靠近变压器放置，以使其导线长度最小。(8)尽可能靠近整流二极管放置调压元件和滤波电容器。(9)印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距离再远一些。(10)对噪声敏感的线不要与大电流、高速开关线平行。*3.5印制电路设计一般规则3.5.1PCB布局规则：*3.5.2PCB布线规则：在设计印制线路板时，应注意以下几点：(1)从减小辐射骚扰的角度出发，应尽量选用多层板，内层分别作电源层、地线层。(2)电源线、地线、印制板走线对高频信号应保持低阻抗。各种印制板走线要短而粗，线条要均匀。(3)电源线、地线及印制导线在印制板上的排列要恰当，减小信号线与回线之间所形成的环路面积。(4)时钟产生器尽量靠近到用该时钟的器件。(5)石英晶体振荡器外壳要接地。(6)用地线将时钟区圈起来，时钟线尽量短。(7)印制板尽量使用45折线而不用90折线布线以减小高频信号对外的发射与耦合。(8)单面板和双面板用单点接电源和单点接地；电源线、地线尽量粗。*3.5.2PCB布线规则：在设计印制线路板时，应注意以下(9)I/O驱动电路尽量靠近印刷板边，让其尽快离开印刷板。(10)关键的线要尽量粗，并在两边加上保护地。高速线要短而直。(11)元件引脚尽量短，尤其去耦电容引脚尽量短。(12)对A/D类器件，数字部分与模拟部分宁可统一也不要交叉。(13)时钟、总线、片选信号要远离I/O线和接插件。(14)模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。(15)时钟线垂直于I/O线比平行I/O线干扰小，时钟元件引脚远离I/O电缆。(16)石英晶体下面以及对噪声敏感的器件下面不要走线。(17)弱信号电路，低频电路周围不要形成电流环路。(18)任何信号都不要形成环路，但如不可避免，让环路区尽量小。*(9)I/O驱动电路尽量靠近印刷板边，让其尽快离开印3.5.3PCB设计时的电路措施：(1)可用串一个电阻的办法，降低控制电路上下沿跳变速率。(2)尽量为继电器等提供某种形式的阻尼。(3)对进入印制板的信号及从高噪声区来的信号要加滤波，同时用串终端电阻的办法，减小信号反射。(4)MCU无用端要接电源或接地，或定义成输出端，集成电路上该接电源、地的端都要接，不要悬空。(5)闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端。(6)为每个集成电路设一个去耦电容。每个电解电容边上都要并联一个小的高频旁路电容。(7)用大容量的钽电容或聚酯电容而不用电解电容作电路充放电储能电容。*3.5.3PCB设计时的电路措施：(1)可用串一个电阻4.接地和搭接设计*接地的基本概念

接地点的选择

信号接地方式及其比较

地线环路干扰及其抑制

接地的基本方法

接地和搭接设计公共阻抗干扰及其抑制

设备接大地

搭接

接地及搭接设计一般规则

接地是成本最低的电磁兼容设计和整改措施！4.接地和搭接设计*接地的基本概念接地点的选择信号接地4．接地和搭接设计而地线或接地平面总有一定的阻抗，信号通过该阻抗会有一定的压降，从而引起接地干扰。同时，恰当的接地给高频骚扰信号形成低阻抗通路，抑制了高频信号对其他电子设备的骚扰。可见，接地即存在接地阻抗而引起接地干扰，接地又是抑制干扰的一种技术措施。比较而言，良好的接地是改善设备或系统电磁兼容性能的一种有效而经济的方案。*4．接地和搭接设计而地线或接地平面总有一定的阻抗，信号通过4.1接地的基本概念电路中的“地”一般定义为电路或系统的零电位参考点。它不一定是实际的大地，它可以是设备的外壳或其它金属板、线。

“接地”一般是指电路或系统与“地”之间建立低阻抗通路。其中一点通常是系统的一个电气或电子元器（组）件，而另一点为“地”。*4.1接地的基本概念电路中的“地”一般定义为电路或系统的零4.1.1对接地平面的要求：接地平面应是零电位，它作为系统中各电路任何位置、所有信号的公共电位参考点。良好的接地平面与布线间应有大的分布电容，而平面本身的引线电感将是很小，力求减少它的阻抗。要尽量减少公共接地阻抗上所产生的骚扰电压，同时还要尽量避免形成不必要的地回路。4.1.2地线的阻抗：地线阻抗指的是交流状态下导线对电流的阻抗，这个阻抗主要是由导线的电感引起的。当工作频率较高时，导线的阻抗远大于直流电阻。对于数字电路而言，电路的工作频率是很高的，因此地线阻抗对数字电路的影响是十分可观的。*4.1.1对接地平面的要求：接地平面应是零电位，它作为系统4.1.3接地的目的：接地的基本目的有两个：一是为信号电压提供一个零电位参考点，称为信号接地；接地的另一个目的是为了安全，称为安全接地。安全接地就是把设备的外壳利用低阻导体连至大地（且一定是接到大地），以防止人员触及设备外壳时产生电击事故。电磁兼容技术的接地属于信号接地，它不一定通过导体接入大地。一般情况下，信号接地点与安全接地点不应为同一位置，否则信号端将会引入严重的干扰。*图12：信号地示意图220V0V图13：安全地的作用4.1.3接地的目的：接地的基本目的有两个：*图12：信号4.1.4安全接地：安全接地包括电气安全接地和雷电防护接地。电气安全接地：从安全的角度考虑，Ⅰ类设备的金属外壳必须通过黄绿双色安全地线接地（接电网电源“地”），并要求接地电阻足够小。雷电防护接地：设施的雷电保护系统是一个独立的系统，由避雷针、下导体和与接地系统相连的接头组成。雷电放电接地仅对设施而言，设备没有这个要求。4.1.5电磁兼容接地：电磁兼容接地是出于电磁兼容设计而要求的接地。可包括：屏蔽接地：为了防止电路之间由于寄生电容存在产生相互干扰、电路辐射电场或对外界电场敏感，必须用接地的金属材料进行必要的隔离和屏蔽。滤波器接地：滤波器中一般都包含信号线或电源线到地的旁路电容，因此必须接地。噪声和干扰抑制：对内部噪声和外部干扰的控制需要设备或系统上的许多点与地相连，从而为干扰信号提供“最低阻抗”通道。电路参考：电路之间信号要正确传输，必须有一个公共电位参考点，这个公共电位参考点就是地。*4.1.4安全接地：安全接地包括电气安全接地和雷电防护接地4.2接地的基本方法接地方法有三种基本形式：浮地、单点接地和多点接地，如图14所示。这些方法可以单独使用，也可在给定的设备及系统中组合使用（混合接地）。4.2.1浮地：是一种将电路或设备与公共接地平面或可能引起环路电流的公共导线进行电隔离的方法。完全浮地容易出现静电积累，产生静电击穿现象。折衷办法就是：必要时在采用浮地的设备与大地之间接入一个电阻值很大（约几兆欧）的泄放电阻，以消除静电积累。*ABCA浮地4.2接地的基本方法接地方法有三种基本形式：浮地、单点接地4.2.2单点接地：是指在一个线路中，只有一个物理点被定义为接地参考点，其它各个需要接地的点都直接接到这一点上。单点接地系统在概念上是最简单的，并且它能够消除公共阻抗耦合和低频地环路。这种结构在1MHz以下能工作得很好。若系统的工作频率较高，以致对应的工作波长可与系统的接地引线的长度比拟时，就不能再用单点接地方式。*ABCB单点接地4.2.2单点接地：是指在一个线路中，只有一个物理点被定义4.2.3多点接地：是指一个系统中各个接地点都直接接到距它最近的接地平面上，以使接地引线的长度最短。多点接地适用于高频电路（f>10MHz）。这个接地平面应是低阻材料制成，并有适宜的长度和足够的宽度和厚度。由于多点接地系统中形成了各种地线回路，它们对于设备内同时使用具有较低频率的电路会产生不良的影响。如果出现了这种情况，可以采用混合接地方法。*ABCDEFC多点接地4.2.3多点接地：是指一个系统中各个接地点都直接接到距它4.2.4混合接地：单点和多点接地的各自优缺点，促使人们想到了混合接地。只将需要就近接地的点，就近直接与接地平面相连（或对需要高频接地的点，通过旁路电容与接地平面相连），其余各点均采用单点接地。单点接地与多点接地的分界常以流通信号波长λ的倍为界，凡单点接地线长度达到以上时，就应当用多点接地。接地引线的长度必须小于λ/4，这仅是考虑到“地”作用的起码要求。如果一个电路对此电压降很敏感，则接地引线的长度不大于或更小；如果只是一般的敏感，则接地引线可长些，但一般不超过。*ABCDEFD混合接地4.2.4混合接地：单点和多点接地的各自优缺点，促使人们想4.3信号接地方式及其比较4.3.1共用地线串联一点接地：如图15A所示。这种接地方法会形成共地干扰。从防止噪声和抑制干扰的角度出发，这种接地方式是最不适用的。但由于它的线路比较简单，用的场合仍然较多。当各电路的电平相差不大时可以使用，使用时注意要把相对电平较低的电路放在距接地点最近的地方。而若各电路的电平相差较大，则不能使用这种接地方式。4.3.2独立地线并联一点接地：如图15B所示。这种接地方式的各电路的地电位只与本电路的地电流及地线阻抗有关，所以它最适用于低频电路。但由于这样做时地线根数多，由于分别接地势必增加地线长度，从而增加了地阻抗，引入较大的接地干扰。这种接地方式可能还会造成各地线相互间的电感耦合，因此这种接地方式不适合于高频电路。*ABCB：并联单点接地ABCA：串连单点接地4.3信号接地方式及其比较4.3.1共用地线串联一点接地4.3.3独立地线并联多点接地：如图16所示。为了降低地线阻抗，在高频段都使用多点接地方式，即电路中所有的地线分别连至最近的低阻抗公共地（一般是机壳）。每个电路的地线应尽可能缩短，以降低地线阻抗。由于集肤效应，高频电流只流经机壳表面，为了在高频时降低地线阻抗，通常要将地线和公共地镀银。另外，在导体截面积相同的情况下，为了减少接地阻抗，常用矩形截面导体做成地线带。这种接地方式中电路和机壳在许多点搭接（L＜），使驻波最小，通常用于具有相同噪声特性的高频电路。*ABCDEF图16：独立多点接地4.3.3独立地线并联多点接地：如图16所示。为了降低地4.3.4电路系统的分组接地：如图17所示。电路系统在低频时多采用串并联一点接地的综合接法，即在符合噪声标准和简单易行的前提下统筹兼顾，分组接地。通过分组将具相同噪声特性的电路连接在一起，分别连接到公共地。敏感的电路应离单点地最近，干扰最大的电路也应最靠近公共点。这种装置减少了所需地线的总数，使高频电路有良好的局部接地。当电路板上有分开的模拟地和数字地时，应当将二极管背靠背互连以防止电路板上的静电积累，并可以避免当两个地不能同步断开造成电路损坏。*图17串并联分组接地4.3.4电路系统的分组接地：如图17所示。电路系统在低频4.3.5混合接地：如图18所示。当单点接地和多点接地均无法单独满足系统要求时，可以采取由浮地、单点接地和多点接地系统组合而成的混合接地系统（一种很常见的安排）。图18a，数字电路采用多点接地方式，并通过一根接地线与系统地其它电路单点接地。图18b，一个约1mH的电感器用来泄放静电，同时将高频电路与机壳地隔离。图18c，电容器沿着电缆每长度安放，可防止高频驻波并避免低频接地环路。*图18混合接地4.3.5混合接地：如图18所示。当单点接地和多点接地均无4.4接地点的选择为了保证电路正常工作，同时又尽量减少接地干扰，必须恰当地选择接地点的个数及接地点的位置。4.4.1放大器与信号源间接地点的选择：宜单点接地，并选择放大器的共同参考点作为接地点，而将信号源与地隔离，这样做可以抑制噪声干扰。4.4.2多级电路接地点的选择：一般地说，电子设备中的低电平级电路是受干扰电路，因此接地点选择在低电平级电路的输入端。4.4.3高增益放大器屏蔽体接地点的选择：高增益放大器常以金属外壳作屏蔽，以防外来电场的干扰。屏蔽与接地须共同作用才能使干扰降至最低。为了这个目的及电路的稳定性，屏蔽体必须接入放大器的共同参考线上。*4.4接地点的选择为了保证电路正常工作，同时又尽量减少接地4.4.4低频电缆屏蔽体接地点的选择：低频电路使用的电缆之外屏蔽导体也要单点接地。唯一可行的办法是将未接地屏蔽层直接接于放大器的共同参考点。4.4.5同轴电缆与屏蔽绞线接地点的选择：宜选择单端接地。若两端都接地，则因两端地电位不可能相同使干扰的抑制效果较差。若技术上要求两端都接地，则应使一部分的地回路电流经由低阻抗的屏蔽层，而不经由同轴电缆的中心导体或信号绞线。若要得到更好的抗干扰能力，则可使用隔离变压器、光电耦合装置等以达到要求。*4.4.4低频电缆屏蔽体接地点的选择：低频电路使用的电缆之4.5地线环路干扰及其抑制由于两接地点（多点接地时）间总不可避免地存在一定的阻抗，地电流在该公共阻抗上即产生地电压。地电压直接加到电路上成为骚扰电压。这种干扰称为地环路干扰。如图19所示。为了抑制地环路干扰，在设计中应尽量减小公共接地阻抗，恰当地选择接地点的位置，尽量减少地环路。此外还可以采取下列技术措施，以进一步抑制地环路干扰。4.5.1完全浮地：完全的浮地可以彻底消除接地干扰和地环路干扰。*4.5地线环路干扰及其抑制由于两接地点（多点接地时）间总不4.5.2将一端的设备浮地：如果将一端电路浮地，就切断了地环路，因此也可以消除地环路电流。若出于安全的考虑不允许电路浮地。这时可以考虑将设备通过一个电感接地。对于50Hz的交流设备接地阻抗很小，而对于频率较高的信号，设备接地阻抗较大，减小了地环流。另外，尽管设备浮地，但设备与地之间还是有寄生电容，在频率较高时会提供较低的阻抗，因此并不能有效地减小高频地环流。4.5.3差分平衡电路：由于差分平衡器件是按照加于电路两输入端的电压差值工作的。当噪声等量加于它的输入端口时，则其输出将不存在噪声。所以利用差分平衡器件有助于减小接地电路干扰的影响。但实际上，差分器件或相关的整个电路中总会存在某些不平衡。增加差分放大器的输入电阻和减少信号源内阻可以相对减小噪声输出。*4.5.2将一端的设备浮地：如果将一端电路浮地，就切断了地4.5.4隔离变压器：采用隔离变压器可以起到抑制地环路干扰的作用。但是由于变压器绕组之间存在分布电容，通过它仍可形成地环路。如果在变压器绕组之间加电屏蔽接至负载的接地端可以有效地减小绕组间的分布电容。为防止地环路电压通过屏蔽层与绕组间的分布电容耦合加至负载造成干扰。此外，变压器要安装在信号接收设备的一侧。经过良好屏蔽的变压器可以在1MHz以下频率提供有效的隔离。*4.5.4隔离变压器：采用隔离变压器可以起到抑制地环路干扰4.5.5纵向扼流圈（共模扼流圈）当传输的信号中有直流分量或很低的频率分量时，可用纵向扼流圈。纵向扼流圈是由两个绕向相同、匝数相同的绕组（及磁芯）构成，一般常用双线并绕而成。信号电流在两个绕组流过时方向相反，产生的磁场互相抵消，呈现低阻抗。所以扼流圈对信号电流不起扼流作用，也不切断直流。地线中的骚扰电流流经两个绕组时方向相同，产生的磁场同向相加，所以扼流圈对地环路骚扰电流呈现高阻抗，可以起到抑制地环路干扰的作用。但要注意控制纵向扼流圈的寄生电容，否则对高频干扰的隔离效果很差。共模扼流圈的匝数越多，则寄生电容越大，高频隔离的效果越差。*4.5.5纵向扼流圈（共模扼流圈）当传输的信号中有直流分量4.5.6光电耦合器：光电耦合器完全切断了两个电路的地环路。光耦的寄生电容一般为2pF，能够在很高的频率提供良好的隔离。这样，光电耦合器的前级和后级电路的地电位即使不同，也不会造成干扰。光电耦合器对数字电路特别适用。由于电流与光强的线性关系较差，若用它传输模拟信号则会产生较大的非线性失真，故光电耦合器此时的使用受到限制。*4.5.6光电耦合器：光电耦合器完全切断了两个电路的地环路4.6公共阻抗干扰及其抑制4.6.1公共阻抗耦合的形成：当两个电路共用一段地线时，由于地线的阻抗，一个电路的地电位会受另一个电路工作电流的调制。这样一个电路中的信号会耦合进另一个电路，这种耦合称为公共阻抗耦合，如图20所示。*4.6公共阻抗干扰及其抑制4.6.1公共阻抗耦合的形成：在数字电路中，由于信号的频率较高，地线往往呈现较大的阻抗。这时，如果存在不同的电路共用一段地线，就可能出现公共阻抗耦合的问题。图21的例子说明了一种干扰现象。图21是一个有四个门电路组成的简单电路。假设门1的输出电平由高变为低，这时电路中的寄生电容会通过门1向地线放电，由于地线的阻抗，放电电流会在地线上产生尖峰电压，如果这时门2的输出是低电平，则这个尖峰电压就会传到门2的输出端，门4的输入端，如果这个尖峰电压的幅度超过门4的噪声门限，就会造成门4的误动作。*图21：地线阻抗造成误动作在数字电路中，由于信号的频率较高，地线往往呈现较大的阻抗。*4.6.2消除公共阻抗耦合：消除公共阻抗耦合的途径有两个：一个是减小公共地线部分的阻抗，这样公共地线上的电压也随之减小，从而控制公共阻抗耦合。另一个方法是通过适当的接地方式避免容易相互干扰的电路共用地线。减小地线阻抗的核心问题是减小地线的电感。这包括使用扁平导体做地线，用多条相距较远的并联导体作接地线。对于印刷线路板，在双层板上布地线网格能够有效地减小地线阻抗。在多层板中专门用一层做地线虽然具有很小的阻抗。避免公共阻抗耦合的接地方法是并联单点接地。并联接地的缺点是接地的导线过多。因此在实际中，对于相互干扰较少的电路，可以采用串联单点接地。可以将电路按干扰大小分类，然后在同类电路内部用串联单点接地，不同类型的电路采用并联单点接地。*4.6.2消除公共阻抗耦合：消除公共阻抗耦合的途径有两个：4.7设备接大地4.7.1设备接大地：实用中，通常还要将设备的信号地、机壳与大地连在一起，并以大地作为设备的接地参考点。设备接大地的目的有三个：设备的安全接地，保证了对设备的操作人员实现安全保护。泄放机箱上所积聚的电荷，避免因电荷积聚使机箱电位升高，造成电路工作的不稳定。避免设备在外界电磁环境的作用下使设备对大地的电位发生变化，造成设备工作的不稳定。4.7.2接大地的方法与接地电阻：接大地有效性的重要指标是接地电阻。正确的接大地方法是用直径1cm~2cm的铜棒（长2m~4m）打入地下，深度在2m以上。一根铜棒的接地电阻在25Ω左右，这对一些小功率电气设备已足够用。若要更小的接地电阻，可增加铜棒附近地域的盐份和水份，必要时还可将几根铜棒互连成网。在权衡设备投资及防雷、防电源故障和防电磁脉冲的要求后，接地电阻以10Ω为设计目标是合理的。*4.7设备接大地4.7.1设备接大地：*4.8搭接搭接是将两个金属构件以低阻抗通路连接起来，如果其中一个金属构件是地平面，则这种搭接就是接地。良好的搭接是减少电磁干扰所必需的，因为良好的搭接可以减小设备电位差引起的干扰，同时使接地阻抗减小，这就减小了地电压形成的环路干扰。此外，良好的搭接能使屏蔽、滤波等抑制干扰设计目的得以实现。直流电阻常用来说明搭接的质量。一般规定其值为以下，最大不得超过。随着频率的提高，由于集肤效应使这一电阻或阻抗提高。为了减小射频搭接阻抗，应尽量减小搭接条的长宽比，此比值一般不应超过5。搭接有直接搭接、间接搭接（有中间导体）和永久结构（焊接、熔接、锻造、铆接）等。因为搭接片在高频时呈现很大的阻抗，所以间接搭接不用于高频。*4.8搭接搭接是将两个金属构件以低阻抗通路连接起来，如果其无论是直接搭接还是间接搭接，都要求首先对搭接面进行净化处理，有时还需要在其表面镀覆良导电层。另外，还要注意避免搭接可能出现的腐蚀现象及化学电池作用。最好的搭接是直接的、永久的和相同金属－金属的焊接。金属－金属间直接压制搭接是第二个最好方法。第三个最好方法是在金属表面上涂导电涂料加压形成。导电胶可以用于屏蔽室缝隙密封和另外的地方，如可能有一点要移动的地方。这些搭接压力大约为69kPa。为使搭接可拆卸或用作减震组件，用金属搭接条、编织条或导线。搭接条应短而宽，长度比为５以下，优选为３，使接地阻抗最小。接地搭接条绝不能串联连结。不要使用自攻螺丝、螺丝、螺母、轴承、铰链或滑动片来固定搭接。因为它们接触不可靠。*无论是直接搭接还是间接搭接，都要求首先对搭接面进行净化处理，4.9接地及搭接设计一般规则4.9.1接地设计:(1)在接地设计时，要根据实际情况选择接地方式及接地点。(2)考虑到集肤效应，接地线需要选用带状编织线。如果对接地要求很高，还可在其表面镀银，这主要是减小导线的表面电阻率，因而达到减小接地线高频阻抗的目的。(3)接地线应与接地面良好搭接。(4)在接地线与接地平面之间不应有锁紧垫圈、衬垫，而且不应使用衬垫、螺栓、螺母作为接地回路的一部分。(5)存在继电器等有大电流突变的场合，要用单独接地以减少对其他电路的瞬变耦合。(6)用紧绕的双绞线也能获得极好的屏蔽性能。(7)当屏蔽电缆传输高频信号时，电缆外层屏蔽应采用多点接地，要做到每隔有一个接地点。(8)端接电缆屏蔽层时，屏蔽层接地不能用辫状接地，而应当让屏蔽层包裹芯线，然后再让屏蔽层360度接地。(9)电路尺寸小于时可用单点接地，大于时可用多点接地。(10)对工作频率很宽的系统要用混合接地。*4.9接地及搭接设计一般规则4.9.1接地设计:*(11)出现地线环路问题时，可用浮地隔离（如变压器，光电）。(12)所有接地线要短。(13)接地线要导电良好，避免高阻性。(14)对信号线、信号回线、电源系统回线以及底板或机壳都要有单独的接地回线。(15)对于那些将出现较大电流突变的电路，要有单独的接地回线。(16)低电平电路的接地线必须交叉的地方，要使导线互相垂直。(17)使用平衡差分电路，以尽量减少接地电位的骚扰影响。(18)对于最大尺寸远小于λ/4的电路，使用单点接地的绞合线，以使设备抗扰度最好。(19)交直流线不能绑扎在一起。交流线本身要绞合起来。(20)需要用同轴电缆传输信号时，要通过屏蔽层提供信号回路。低频电路可在信号源端单点接地；高频电路则采用多点接地。(21)高频、低电平传输线要用多层屏蔽，各屏蔽层用单点接地。*(11)出现地线环路问题时，可用浮地隔离（如变压器，光电）4.9.2搭接设计：搭接是把一定的金属部件机械地连接在一起的过程，目的是实现低电阻的电气接触，帮助实现对射频骚扰的抑制。(1)尽可能用同样的金属搭接。(2)保证搭接的直流电阻不大于25毫欧。不能用欧姆表来评估射频搭接或射频垫圈。(3)对不同金属进行搭接要注意各种金属在电化学序列表中的相对位置。电位差要尽可能小，并有合适的防腐蚀措施。(4)修整搭接表面，以便得到最大的接触面积。搭接后立即涂敷保护层。(5)搭接前清洗所有配接表面。为防止氧化，在清除了保护层之后就搭接配合表面。(6)对于永久性搭接应尽可能用熔焊或铜焊、锡焊连接所有的接合面。射频搭接应优先采用永久性搭接。(7)不允许用导电漆来实现电的或射频搭接。(8)压紧所有的射频衬垫。*4.9.2搭接设计：搭接是把一定的金属部件机械地连接在一起5.屏蔽技术应用*屏蔽的基本概念屏蔽机箱的设计

屏蔽原理

设备孔缝的屏蔽设计

屏蔽效能的设计

屏蔽技术应用电磁屏蔽材料的选用屏蔽设计一般规则屏蔽是抑制辐射干扰的有效办法！5.屏蔽技术应用*屏蔽的基本概念屏蔽机箱的设计屏蔽原理5.1屏蔽的基本概念屏蔽是利用导电或导磁材料制成的壳、板、套、筒等各种形状的屏蔽体，将电磁能量制限在一定空间范围内的抑制辐射干扰的一种有效措施。屏蔽能有效抑制通过空间传播的电磁干扰。采用屏蔽的目的有两个：一是限制设备内部的辐射电磁能越出某一区域；二是防止外部的辐射电磁能进入某一区域。在较低的频率范围内，干扰一般发生在近场。高阻抗电场源的近场主要为电场分量，而低阻抗磁场源的近场主要为磁场分量。当频率增高时，干扰趋于远场，此时电场和磁场分量均不可忽略。对应于三种情况的屏蔽分别称为：电（场）屏蔽、磁（场）屏蔽和电磁（场）屏蔽。静电屏蔽和恒定磁场的屏蔽分别是电屏蔽和磁屏蔽的特例。*5.1屏蔽的基本概念屏蔽是利用导电或导磁材料制成的壳、板、5.3屏蔽原理按屏蔽所起的作用分，有电屏蔽、磁屏蔽和电磁场屏蔽三种。5.3.1电屏蔽：电屏蔽的实质是减少两个设备（或两个电路、组件、元件）间电场感应的影响。它包括静电屏蔽和对近场的高阻抗电场源的低频电场的屏蔽两部分。电屏蔽应具有两个基本要点，即完善的屏蔽体和良好的接地。屏蔽静电场源对外界的干扰：使用屏蔽体将静电场源包围起来，并将屏蔽体接地，将静电场源所产生的电力线封闭在屏蔽体内部。屏蔽外来静电场的干扰：接地的金属屏蔽体能实现有效的屏蔽。低频电场的屏蔽：屏蔽体必须选用导电性能良好的材料，也必须接地。只有这样才能有效地减小干扰。若屏蔽体不接地或接地不良，则由于分布电容的作用将会导致加屏蔽后干扰反而变得更大。*5.3屏蔽原理按屏蔽所起的作用分，有电屏蔽、磁屏蔽和电磁场5.3.2磁屏蔽：磁屏蔽包括两部分：恒定磁场的屏蔽和对低阻抗磁场源的近区场即低频时变磁场的屏蔽。磁屏蔽体一般选用钢、铁、坡莫合金等高导磁率的铁磁性材料，这种磁屏蔽体在空气中可使大部分磁量从中流过，从而达到了减弱磁场的目的。这个结论无论对于恒定磁场还是低频交变磁场都是适用的。选用高导磁率的材料，增加屏蔽体的壁厚，以减少屏蔽体的磁阻。被屏蔽物要放在屏蔽体中心位置，尽可能不让磁通经过被屏蔽物，避免降低屏蔽效果。注意屏蔽体的结构，凡缝隙、通风孔等应顺着磁场方向分布，尽可能不阻断磁通的通过。对强磁场可采用双层屏蔽体结构：当要屏蔽外部强磁场时，要求外层屏蔽体选用不易磁饱和的材料，如硅钢等；内层则用容易达到饱和的高导磁材料，如坡莫合金等。反之，屏蔽体的材料使用次序也颠倒过来。两层屏蔽体在安装时要注意彼此间的磁路绝缘。如屏蔽体无接地要求，可用绝缘材料作支撑。如要求接地，两层屏蔽体可用非铁磁材料的金属作支撑。*5.3.2磁屏蔽：磁屏蔽包括两部分：恒定磁场的屏蔽和对低阻5.3.3电磁屏蔽：电磁屏蔽是在辐射干扰的远区场，同时屏蔽电场和磁场的一种措施。其目的是要阻止电磁场在空间传播。电磁屏蔽就是选用良导体制成的屏蔽体，通过对电磁波的反射和吸收作用来达到衰减电磁能量，减少辐射干扰的目的。电磁屏蔽不但要求有良好的接地，而且要求屏蔽体具有良好的导电连续性，对屏蔽体的导电性要求要比静电屏蔽高得多。为了满足电磁兼容性要求，常常用高导电性的材料作为屏蔽材料，如铜板、铜箔、铝板、铝箔、钢板或金属镀层、导电涂层。*5.3.3电磁屏蔽：电磁屏蔽是在辐射干扰的远区场，同时屏蔽5.3.4多层屏蔽：在屏蔽要求很高的情况下，单层屏蔽往往难以满足要求，这就要采用多层屏蔽。一般多层屏蔽的夹层为空气。双层屏蔽体的屏效小于两个单层屏蔽体的屏效之和。在频率很高时，电磁波在两屏蔽层间会产生谐振。当两层间距为1/4波长的奇数倍时，双层屏蔽具有最大的屏效；当两层间距为1/4波长的偶数倍时，屏效最小。所以屏蔽层间的谐振及层间距为1/4波长的偶数倍，都是多层屏蔽应用中应力求避免的。5.3.5屏蔽体的孔缝对屏效的影响：实际的屏蔽体由于制造、装配、维修、散热等原因，必须开有孔缝。孔缝泄露是影响屏蔽体屏效的最重要因素。所以有以下结论：在频率很高时（f>10MHz），屏蔽体屏效主要取决于孔缝泄露，而对屏蔽材料的厚度及材料种类的选择(只要是导电的)，除了满足必要的刚度、强度外，无需给予过多的考虑。*5.3.4多层屏蔽：在屏蔽要求很高的情况下，单层屏蔽往往难5.4屏蔽机箱的设计机箱上的接缝、开口等都是电磁波的泄漏源。穿过机箱的电缆也是造成屏蔽效能下降的主要原因。解决机箱缝隙电磁泄漏的方式是在缝隙处用电磁密封衬垫。电磁密封衬垫是一种导电的弹性材料，它能够保持缝隙处的导电连续性。常见的电磁密封衬垫有导电橡胶、双重导电橡胶、金属编织网套、螺旋管衬垫、定向金属导电橡胶等。机箱上开口的电磁泄漏与开口的形状、辐射源的特性和辐射源到开口处的距离有关。通过适当设计开口尺寸和辐射源到开口的距离能够改善屏蔽效能的要求。通风口可使用穿孔金属板，只要孔的直径足够小，就能够达到所要求的屏蔽效能。当对通风量的要求高时，必须使用截止波导通风板（蜂窝板），否则不能兼顾屏蔽和通风量的要求。诸如计算机显示屏等，即要满足视觉需要，又要满足防电磁泄漏要求，通常在显示屏前加装高性能屏蔽视窗。屏蔽机箱上绝不允许有导线直接穿过。当导线必须穿过机箱时，一定要使用适当的滤波器，或对导线进行适当的屏蔽。*5.4屏蔽机箱的设计机箱上的接缝、开口等都是电磁波的泄漏源显示窗的处理*显示窗的处理*安装屏蔽机箱时的正确方法*安装屏蔽机箱时的正确方法*操作按键的处理*操作按键的处理*开关、表头的EMI屏蔽*开关、表头的EMI屏蔽*同轴电缆接头的端接屏蔽电缆的可靠端接*同轴电缆接头的端接屏蔽电缆的可靠端接*图22为一款电脑机箱所采取的屏蔽措施。机箱框架上能见到很多的弹性触点，它们就是用来加强与侧板的接触的，这种触点排列的越紧密越好。扩展插卡挡板上增加了金属弹片，使插卡连接时有更好的弹性和接触能力，与机箱成为一个屏蔽整体，可有效地降低辐射干扰。机箱后部上的通风口用孔径较小而数量较多的小金属孔代替，对不适用开小孔的侧面则使用金属网对通风口进行屏蔽。这样也能有效的降低电磁辐射的泄漏。

*图22：电脑机箱的几种屏蔽措施图22为一款电脑机箱所采取的屏蔽措施。*图22：电脑机箱的几5.5设备孔、缝的屏蔽设计由于屏蔽外壳要分成多个部份进行制作，因此就会有缝隙需要接合，另外通常还得在屏蔽外壳上打孔以便外部连接。制造、面板联接、通风口、外部监测窗口以及面板粘着组件等都需要在屏蔽外壳上打孔，从而大大降低了屏蔽性能。尽管沟槽和缝隙不可避免，但在屏蔽设计中对与电路工作频率波长有关的沟槽长度作仔细考虑是很有好处的。当缝隙长度为波长（截止频率）的一半时,射频波开始以20dB/10倍频程（缝隙为1/10波长）或6dB/8倍频程（缝隙为1/2波长）的速率衰减。通常射频发射频率一定的情况下，缝隙越窄衰减越严重，因为它允许通过的波长越短。当涉及到最高频率时，必须要考虑可能会出现的任何谐波，不过实际上只需考虑一次及二次谐波即可。一旦知道了屏蔽外壳内射频辐射的频率及强度，就可计算出屏蔽外壳的最大允许缝隙和沟槽。可采用合适的导电衬垫使缝隙大小限定在规定尺寸内，从而实现这种衰减效果。*5.5设备孔、缝的屏蔽设计由于屏蔽外壳要分成多个部份进行制*缝隙的处理*缝隙的处理金属机箱的开口与螺钉的设置*金属机箱的开口与螺钉的设置*金属机箱的开口对测量结果的影响*金属机箱的开口对测量结果的影响*金属机箱的开口对测量结果的影响*金属机箱的开口对测量结果的影响*5.5.1设计难点：由于接缝会导致屏蔽外壳导电率下降，因此屏蔽效率也会降低，设计时应予考虑。在需要穿孔时，可利用厚屏蔽罩上面小孔的波导特性。通过小孔的厚度，可以计算相应的波导截止频率。多孔薄型屏蔽层：比如薄金属片上的通风孔等等，当各孔间距较近时设计上必须要仔细考虑。可通过专用公式计算此类金属编织网的相关屏蔽效能以判断设计是否满足要求。接缝和接点：电焊、铜焊或锡焊是薄片之间进行永久性固定的常用方式，接合部位金属表面必须清理干净，以使接合处能完全用导电的金属填满。不建议用螺钉或铆钉进行固定，因为紧固件之间接合处的低阻接触状态不容易长久保持。*5.5.1设计难点：由于接缝会导致屏蔽外壳导电率下降，因此5.5.2衬垫及附件装配：导