数字电子电路434讨论课件

4.3.4加法器一、定义二、分类三、加法器实例介绍四、加法器应用一、定义：实现二进制数加法运算的器件称为加法器。二、分类：半加器（一位半加器）全加器（一位全加器、多位全加器）4.3.4加法器一、定义一、定义：实现二进制数加法运算的器11、一位半加器对两个1位二进制数进行相加（不考虑来自低位的进位）而求得和及进位的逻辑电路称为半加器。加数本位的和三、加法器实例介绍输入输出ABSCO0000011010101101向高位的进位1、一位半加器对两个1位二进制数进行相加（不考虑来自低位的进22、一位全加器对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。

输入输出ABCISCO00000001100101001101100101010111001111112、一位全加器对两个1位二进制数进行相加并考虑低位来的进位，3实现多位二进制数相加的电路称为多位加法器。

⑴串行进位加法器3、多位加法器构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。特点：进位信号是由低位向高位逐级传递的，速度慢。实现多位二进制数相加的电路称为多位加法器。⑴串行进位加法4⑵超前进位加法器目的：提高运算速度。措施：减小或消除由于进位信号逐级传递所耗费的时间。具体实现办法：通过逻辑电路事先算出每一位全加器的进位输入信号，而无需再从低位开始向高位逐位传递进位信号了。（详细分析见课本P194~P196页）四位超前进位加法器实例介绍⑵超前进位加法器目的：提高运算速度。四位超前进位加法器实例介5四、应用：用加法器实现逻辑函数

1、若能化成输入变量与常量相加，则可用加法器实现；

例1、设计一个代码转换电路，将BCD代码的8421码转成余3码。真值表电路连接图：A3A2A1A0B3B2B1B0S3S2S1S0ABCD0011COCI四、应用：用加法器实现逻辑函数1、若能化成输入变量与常量相62、逻辑函数能化成输入变量与另一组输入变量相加，也可用加法器实现。

例2、设计一电路，输入为8421BCD码，要求：当输入小于5时，输出为输入数加2；当输入大于等于5时，输出为输入数加4。用4位加法器及基本逻辑门实现。思路（1）将输出表示为输入变量与另一组变量之间的加法运算；（2）将输入变量接到加法器的一组输入端，第二组变量用输入变量的函数关系来表示，即可实现。2、逻辑函数能化成输入变量与另一组输入变量相加，也可用加法器7解：根据题意得真值表为：解：根据题意得真值表为：8卡诺图化简：

ABCB2=A+BD+BCBD令A3A2A1A0=ABCD，B3B2B1B0如上所示，CI=0，画出实现电路即可。卡诺图化简：ABCB2=A+BD+BCBD令A3A2A19电路连接图：B2=A+BD+BC电路连接图：B2=A+BD+BC103、实现减法可用加法器实现

1位二进制减法电路实现图为：思考：若A，B均为四位二进制数，应如何连线？如何实现？?A-B=A+(B)COMP-2nA-B=A+(B)INV+1-2n3、实现减法可用加法器实现1位二进制减法电路实现图为：思考11

对两个1位二进制数进行相加（不考虑低位来的进位）而求得和及进位的逻辑电路称为半加器。

对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数的相加，求得和及进位的逻辑电路称为全加器。实现多位二进制数相加的电路称为多位加法器。按照进位方式的不同，加法器分为串行进位加法器和超前进位加法器两种。

加法器除用来实现两个二进制数相加外，还可用来设计代码转换电路、二进制减法器和十进制加法器等。加法器小结小结

半加器、全加器的概念；加法器的应用。作业：4.26对两个1位二进制数进行相加（不考虑低位来的进位）而求得和12第三章复习

第一大重点：基本概念1、逻辑电路分类：①组合逻辑电路②时序逻辑电路2、组合逻辑电路的特点：①动作特点：每一时刻的输出仅取决于该时刻的输入，与电路原来的状态无关；②电路结构特点：不包含记忆单元（或存储单元。）

第二大重点：组合逻辑电路的分析步骤：根据电路→写出输出表达式→化简（为使写真值表简单）→写出真值表→说明功能。第三章复习第一大重点：基本概念13

第三大重点：组合逻辑电路的设计设计：已知实际逻辑问题→求实现该逻辑功能的最简逻辑电路步骤：实际逻辑问题→逻辑抽象→逻辑真值表→逻辑函数式→根据要求选定所用器件：1、若选用SSI，化简函数→变换函数→画出实现电路；2、若选用MSI，变换函数→画出实现电路。逻辑抽象任务:1、分析事件的因果关系，确定输入变量和输出变量；2、定义逻辑状态的含义：用0或1表示输入和输出的不同状态；3、根据给定的因果关系列出逻辑真值表。第三大重点：组合逻辑电路的设计设计14

第四大重点：重要中规模器件及应用

译码器分二进制译码器、十进制译码器及字符显示译码器，注意字符显示译码器与字符显示器的正确连接。二进制译码器能产生输入变量的全部最小项（或最小项的反函数），而任一组合逻辑函数总能表示成最小项之和的形式，所以，由n位二进制译码器加上合适的门电路即可实现任何形式输入变量数不大于n的组合逻辑函数。

一、译码器第四大重点：重要中规模器件及应用15

数据选择器能够从多路数字信息中任意选出所需要的一路信息作为输出，至于选择哪一路数据输出，则完全由地址代码组合决定。

数据选择器具有标准与或表达式的形式，提供了地址变量的全部最小项，并且一般情况下，Di可以当作一个变量处理。例，八选一数据选择器的表达式为：

用数据选择器实现组合逻辑函数的步骤：选用数据选择器→确定地址变量→对比要实现函数与数据选择器输出的表达式，求Di→画连线图。

二、数据选择器数据选择器能够从多路数字信息中任意选出所需要的一16三、加法器1、若输出能化成输入变量与常量相加，则可用加法器实现；

对两个1位二进制数进行相加（不考虑低位来的进位）而求得和及进位的逻辑电路称为半加器。

对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数的相加，求得和及进位的逻辑电路称为全加器。

加法器除用来实现两个二进制数相加外，还可用来设计代码转换电路、二进制减法器和十进制加法器等。2、若输出能化成输入变量与另一组变量相加，也可用加法器实现；

3、二进制减法运算也可用加法器实现，注意进位端转换为借位端的方法。

三、加法器1、若输出能化成输入变量与常量相加，则可用加法器实17第二次小测验试题一、用8选1数据选择器74HC151(参见题4.19）实现逻辑函数：二、设计一个组合逻辑电路，输入是2个2位的二进制数，输出是此二数的乘积，要求：1、列出真指表，求出逻辑表达式；2、用低电平有效的4/16线译码器实现。（可附加必要的门电路）三、试用一片四位二进制全加器及最少的与非门，将8421BCD码转换为2421BCD码。2421BCD的排列顺序见课本P13页。第二次小测验试题一、用8选1数据选择器74HC151(参见题184.3.4加法器一、定义二、分类三、加法器实例介绍四、加法器应用一、定义：实现二进制数加法运算的器件称为加法器。二、分类：半加器（一位半加器）全加器（一位全加器、多位全加器）4.3.4加法器一、定义一、定义：实现二进制数加法运算的器191、一位半加器对两个1位二进制数进行相加（不考虑来自低位的进位）而求得和及进位的逻辑电路称为半加器。加数本位的和三、加法器实例介绍输入输出ABSCO0000011010101101向高位的进位1、一位半加器对两个1位二进制数进行相加（不考虑来自低位的进202、一位全加器对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。

输入输出ABCISCO00000001100101001101100101010111001111112、一位全加器对两个1位二进制数进行相加并考虑低位来的进位，21实现多位二进制数相加的电路称为多位加法器。

⑴串行进位加法器3、多位加法器构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。特点：进位信号是由低位向高位逐级传递的，速度慢。实现多位二进制数相加的电路称为多位加法器。⑴串行进位加法22⑵超前进位加法器目的：提高运算速度。措施：减小或消除由于进位信号逐级传递所耗费的时间。具体实现办法：通过逻辑电路事先算出每一位全加器的进位输入信号，而无需再从低位开始向高位逐位传递进位信号了。（详细分析见课本P194~P196页）四位超前进位加法器实例介绍⑵超前进位加法器目的：提高运算速度。四位超前进位加法器实例介23四、应用：用加法器实现逻辑函数

1、若能化成输入变量与常量相加，则可用加法器实现；

例1、设计一个代码转换电路，将BCD代码的8421码转成余3码。真值表电路连接图：A3A2A1A0B3B2B1B0S3S2S1S0ABCD0011COCI四、应用：用加法器实现逻辑函数1、若能化成输入变量与常量相242、逻辑函数能化成输入变量与另一组输入变量相加，也可用加法器实现。

例2、设计一电路，输入为8421BCD码，要求：当输入小于5时，输出为输入数加2；当输入大于等于5时，输出为输入数加4。用4位加法器及基本逻辑门实现。思路（1）将输出表示为输入变量与另一组变量之间的加法运算；（2）将输入变量接到加法器的一组输入端，第二组变量用输入变量的函数关系来表示，即可实现。2、逻辑函数能化成输入变量与另一组输入变量相加，也可用加法器25解：根据题意得真值表为：解：根据题意得真值表为：26卡诺图化简：

ABCB2=A+BD+BCBD令A3A2A1A0=ABCD，B3B2B1B0如上所示，CI=0，画出实现电路即可。卡诺图化简：ABCB2=A+BD+BCBD令A3A2A127电路连接图：B2=A+BD+BC电路连接图：B2=A+BD+BC283、实现减法可用加法器实现

1位二进制减法电路实现图为：思考：若A，B均为四位二进制数，应如何连线？如何实现？?A-B=A+(B)COMP-2nA-B=A+(B)INV+1-2n3、实现减法可用加法器实现1位二进制减法电路实现图为：思考29

对两个1位二进制数进行相加（不考虑低位来的进位）而求得和及进位的逻辑电路称为半加器。

对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数的相加，求得和及进位的逻辑电路称为全加器。实现多位二进制数相加的电路称为多位加法器。按照进位方式的不同，加法器分为串行进位加法器和超前进位加法器两种。

加法器除用来实现两个二进制数相加外，还可用来设计代码转换电路、二进制减法器和十进制加法器等。加法器小结小结

半加器、全加器的概念；加法器的应用。作业：4.26对两个1位二进制数进行相加（不考虑低位来的进位）而求得和30第三章复习

第一大重点：基本概念1、逻辑电路分类：①组合逻辑电路②时序逻辑电路2、组合逻辑电路的特点：①动作特点：每一时刻的输出仅取决于该时刻的输入，与电路原来的状态无关；②电路结构特点：不包含记忆单元（或存储单元。）

第二大重点：组合逻辑电路的分析步骤：根据电路→写出输出表达式→化简（为使写真值表简单）→写出真值表→说明功能。第三章复习第一大重点：基本概念31

第三大重点：组合逻辑电路的设计设计：已知实际逻辑问题→求实现该逻辑功能的最简逻辑电路步骤：实际逻辑问题→逻辑抽象→逻辑真值表→逻辑函数式→根据要求选定所用器件：1、若选用SSI，化简函数→变换函数→画出实现电路；2、若选用MSI，变换函数→画出实现电路。逻辑抽象任务:1、分析事件的因果关系，确定输入变量和输出变量；2、定义逻辑状态的含义：用0或1表示输入和输出的不同状态；3、根据给定的因果关系列出逻辑真值表。第三大重点：组合逻辑电路的设计设计32

第四大重点：重要中规模器件及应用

译码器分二进制译码器、十进制译码器及字符显示译码器，注意字符显示译码器与字符显示器的正确连接。二进制译码器能产生输入变量的全部最小项（或最小项的反函数），而任一组合逻辑函数总能表示成最小项之和的形式，所以，由n位二进制译码器加上合适的门电路即可实现任何形式输入变量数不大于n的组合逻辑函数。

一、译码器第四大重点：重要中规模器件及应用33

数据选择器能够从多路数字信息中任意选出所需要的一路信息作为输出，至于选择哪一路数据输出，则完全由地址代码组合决定。

数据选择器具有标准与或表达式的形式，提供了地址变量的全部最小项，并且一般情况下，Di可以当作一个变量处理