可编程器件的设计与开发课件

第2章可编程器件的设计与开发第2章1

CPLD/FPGA器件的设计一般可以分为四个步骤：设计输入设计实现设计校验下载编程一、可编程逻辑器件的设计过程CPLD/FPGA器件的设计一般可以分为四个步骤：一、可编2一、可编程逻辑器件的设计过程可编程逻辑器件的设计流程一、可编程逻辑器件的设计过程可编程逻辑器件的设计流程3一、可编程逻辑器件的设计过程1．设计输入设计输入就是将设计者所设计的电路以开发软件要求的某种形式表达出来，并输入到相应的软件中。设计输入方式主要包括：原理图输入方式硬件描述语言输入方式高级设计输入方式波形设计输入方式层次设计输入方式底层设计输入方式其中最常用的是原理图输入方式和硬件描述语言输入方式两种。一、可编程逻辑器件的设计过程1．设计输入4一、可编程逻辑器件的设计过程2．设计实现

设计实现主要由EDA开发工具依据设计输入文件自动生成用于器件编程、波形仿真及延时分析等所需的数据文件。EDA开发工具进行设计实现时主要完成以下四个相关任务：优化和合并映射布局和布线生成编程文件一、可编程逻辑器件的设计过程2．设计实现5一、可编程逻辑器件的设计过程（1）优化和合并

优化是指逻辑化简，把逻辑描述转变为最适合在器件中实现的形式；

合并是将模块化设计产生的多个文件合并为一个网表文件，并使层次设计平面化。（2）映射

映射是把设计分为多个适合器件内部逻辑资源实现的逻辑小块的形式。一、可编程逻辑器件的设计过程（1）优化和合并6一、可编程逻辑器件的设计过程（3）布局和布线布局是将已分割的逻辑小块放到器件内部逻辑资源的具体位置，并使它们易于连线，且连线最少；布线是利用器件的布线资源完成各功能块之间和反馈信号的连接。（4）生成编程文件设计实现的最后一步是产生可供器件编程使用的数据文件。对CPLD器件而言，产生熔丝图文件即JEDEC文件；对FPGA器件，则产生位流数据文件Bitstream。一、可编程逻辑器件的设计过程（3）布局和布线7一、可编程逻辑器件的设计过程3．设计校验设计校验包括仿真和定时分析两部分，这一步通过仿真器和时延分析器来完成，利用编译器产生的数据文件自动完成逻辑功能仿真和延时特性仿真。在仿真文件中加载不同的激励，可以观察中间结果以及输出波形。必要时，可以返回设计输入阶段，修改设计输入，最终达到设计要求。这一部分的最大功能是便于用户查看自己的设计思想是否得到实现。我们可以在设计的过程中对整个系统乃至各个模块进行仿真，即在计算机上用软件验证连接功能是否正确，各部分的时序配合是否准确。可以认为仿真是EDA的精髓。一、可编程逻辑器件的设计过程3．设计校验8一、可编程逻辑器件的设计过程4．下载编程下载编程是将设计阶段生成的JEDEC文件或位流文件装入到可编程器件中。器件编程需要满足一定的条件，如编程电压、编程时序和编程算法等。

(1)

不能进行在系统编程(ISP)的CPLD器件和不能在线可重配置(ICR)的FPGA器件，需要编程专用设备(编程器)完成器件编程。一、可编程逻辑器件的设计过程4．下载编程9一、可编程逻辑器件的设计过程(2)

使用查找表(LUT)技术和基于SRAM的FPGA器件(如Altera的FLEX、ACEX、APEX，Xilinx的Spartn、Vertex)下载的编程数据将存入SRAM，而SRAM掉电后所存数据将丢失，为此需将编程数据固化入EEPROM内。器件上电时，由器件本身或微处理器控制EEPROM将数据“配置”入FPGA器件。

FPGA调试期间，由于编程数据改动频繁，没有必要每次改动都将编程数据下载到EEPROM，此时可用下载电缆将编程数据直接下载到FPGA内查看运行结果，这种过程称为在线重配置ICR。注意：EEPROM本身是普通的PLD器件，编程数据下载到EEPROM时需要用到编程器。一、可编程逻辑器件的设计过程(2)使用查找表(LUT)技术10一、可编程逻辑器件的设计过程(3)

使用乘积项逻辑、基于EEPROM或Flash工艺的CPLD器件(如Altera的MAX系列、Xilinx的XC9500系列以及Lattice的多数产品)进行下载编程时，使用器件厂商提供的专用下载电缆，该电缆一端与PC机的打印机并行口相连，另一端接到CPLD器件所在PCB(印刷电路板)上的10芯插头(PLD只有4个引脚与该插头相连)。编程数据通过该电缆下载到CPLD器件当中，这个过程称为ISP在系统编程。一、可编程逻辑器件的设计过程(3)使用乘积项逻辑、基于EE11二、MAX+plusⅡ软件介绍

Altera公司的MAX+plusⅡ可编程逻辑开发软件，提供了一种与结构无关的全集成化设计环境，使设计者能方便地对Altera公司的PLD系列产品进行设计输入、快速处理和器件编程。MAX+plusⅡ开发系统的处理能力强且灵活性高，它的优点主要表现在以下几个方面：（1）开放的接口。MAX+plusⅡ提供了可以与其他工业标准的EDA工具软件协同使用的接口。这一接口符合VerilogHDL、VHDL1987和VHDL1993以及其他标准。二、MAX+plusⅡ软件介绍Altera公司的12二、MAX+plusⅡ软件介绍

（2）与结构无关。MAX+plusⅡ系统的核心Compiler(编译程序)支持Altera公司的MAX3000、MAX7000、MAX9000、FLEX6000、FLEX8000、FLEX10K、FLEX10KA、FLEX10KB、FLEX10KE等PLD系列产品，提供与结构无关的PLD设计开发环境，具有强大的逻辑综合与优化功能，使用户花费最少的时间完成高效的设计。(3)多平台。MAX+plusⅡ可在基于PC机的MSWindows或WindowsNT环境下以及多种工作站的XWindows环境下运行。

二、MAX+plusⅡ软件介绍（2）与结构无关。MAX+13二、MAX+plusⅡ软件介绍

(4)硬件描述语言(HDL)。MAX+plusⅡ支持各种HDL输入选项，包括VHDL、VerilogHDL和Altera公司的硬件描述语言AHDL。

(5)全集成化。MAX+plusⅡ的设计输入、处理和校验功能全部集成在统一的开发环境下，可以加快动态调试，缩短开发周期。(6)丰富的设计库。MAX+plusⅡ提供丰富的库单元供设计者调用，其中包括74系列的全部器件和多种特殊的逻辑宏单元(Macro-Function)，以及新型的参数化的巨单元(Maga-Function)。二、MAX+plusⅡ软件介绍(4)硬件描述语言(HD14二、MAX+plusⅡ软件介绍

项目名称项目路径工具条MAX+PLUSII管理器窗口工程层次图图形编辑器符号编辑器文本编辑器波形编辑器引脚编辑器编译仿真延时分析器件编程(下载)消息窗口二、MAX+plusⅡ软件介绍项目名称项目路径工具条MA15三、MAX+plusⅡ软件使用

在MAX+plusⅡ下进行电路设计时应包括以下几个步骤：文件编辑：包括图形方式和文本方式两种，编辑完成后将其设置为当前工程。工程编译：包括功能编译和实际编译两种。功能仿真：将功能编译后的结果进行仿真。后仿真过程：将实际编译结果仿真。引脚锁定：将各信号按要求分配到相应引脚后再进行一次实际编译。物理实现：将结果下载到所选择的器件中去。三、MAX+plusⅡ软件使用在MAX+plusⅡ下进16三、MAX+plusⅡ软件使用

1、文件编辑：建立图形输入文件1.在File菜单中选择

New…2.选择GraphicEditorFile然后按下OK按钮三、MAX+plusⅡ软件使用1、文件编辑：建立图形输入17三、MAX+plusⅡ软件使用

1、文件编辑：建立图形输入文件工作区域最大化按钮文本工具对角线工具圆形工具缩小按钮放大按钮关闭橡皮筋连接功能选择工具正交线工具与窗口适配弧形工具打开橡皮筋连接功能连接点接/断图形编辑器窗口三、MAX+plusⅡ软件使用1、文件编辑：建立图形输入18三、MAX+plusⅡ软件使用

1、文件编辑：建立图形输入文件（例:4-bit计数器）输入符号总线节点名称74163符号输出符号连接点输入管脚名输出管脚名总线名称三、MAX+plusⅡ软件使用1、文件编辑：建立图形输入19选择File菜单中的SaveAs项，将出现SaveAs对话框，如下图所示：在FileName对话框内输入设计文件名，然后选择OK即可保存文件。指定具体的设计文件名显示当前文件类型的缺省(Default)扩展名。您可从下拉列表中选择不同的扩展名。三、MAX+plusⅡ软件使用

1、文件编辑：保存文件选择File菜单中的SaveAs项，将出现Save20选择File菜单中的SaveAs项，将出现SaveAs对话框，如下图所示：在FileName对话框内输入设计文件名，然后选择OK即可保存文件。指定具体的设计文件名显示当前文件类型的缺省(Default)扩展名。您可从下拉列表中选择不同的扩展名。三、MAX+plusⅡ软件使用

1、文件编辑：保存文件选择File菜单中的SaveAs项，将出现Save21三、MAX+plusⅡ软件使用

2、工程编译：指定项目名称在当前文件打开的情况下，选择File菜单中Project中的“SetProjecttoCurrentFile”，建立与当前文件同名的工程。如果当前没有文件打开，则可选择File菜单中Project中的“Name”，在弹出的对话框中浏览选择文件，建立与其同名的工程。三、MAX+plusⅡ软件使用2、工程编译：指定项目名称22三、MAX+plusⅡ软件使用

2、工程编译：指定项目名称选择Assign菜单中的“Device”，在DeviceFamily下拉菜单中选择“FLEX10K10”系列，列表中的具体器件暂选为“Auto”，确定退出。建议对工程进行两次综合布线，第一次只选择器件而不需设定引脚，编译完后再利用系统提供的搜索器(Nodefinder)设定引脚，这样既可避免漏定引脚，又使定义引脚操作变得方便且规范化。选择MAX+plusⅡ菜单下的“Compiler”，打开编译器窗口三、MAX+plusⅡ软件使用2、工程编译：指定项目名称23三、MAX+plusⅡ软件使用

2、仿真：建立一个仿真的波形文件选择MAX+plusII菜单下的WaveFormEditer三、MAX+plusⅡ软件使用2、仿真：建立一个仿真的波24三、MAX+plusⅡ软件使用

3、仿真：进行仿真选择MAX+plusII菜单下的Simulator,在仿真器窗口单击“Start”按钮三、MAX+plusⅡ软件使用3、仿真：进行仿真选择MA25三、MAX+plusⅡ软件使用

3、下载：选择MAX+plusII菜单下的Programmer三、MAX+plusⅡ软件使用3、下载：选择MAX+pl26第2章可编程器件的设计与开发第2章27

CPLD/FPGA器件的设计一般可以分为四个步骤：设计输入设计实现设计校验下载编程一、可编程逻辑器件的设计过程CPLD/FPGA器件的设计一般可以分为四个步骤：一、可编28一、可编程逻辑器件的设计过程可编程逻辑器件的设计流程一、可编程逻辑器件的设计过程可编程逻辑器件的设计流程29一、可编程逻辑器件的设计过程1．设计输入设计输入就是将设计者所设计的电路以开发软件要求的某种形式表达出来，并输入到相应的软件中。设计输入方式主要包括：原理图输入方式硬件描述语言输入方式高级设计输入方式波形设计输入方式层次设计输入方式底层设计输入方式其中最常用的是原理图输入方式和硬件描述语言输入方式两种。一、可编程逻辑器件的设计过程1．设计输入30一、可编程逻辑器件的设计过程2．设计实现

设计实现主要由EDA开发工具依据设计输入文件自动生成用于器件编程、波形仿真及延时分析等所需的数据文件。EDA开发工具进行设计实现时主要完成以下四个相关任务：优化和合并映射布局和布线生成编程文件一、可编程逻辑器件的设计过程2．设计实现31一、可编程逻辑器件的设计过程（1）优化和合并

优化是指逻辑化简，把逻辑描述转变为最适合在器件中实现的形式；

合并是将模块化设计产生的多个文件合并为一个网表文件，并使层次设计平面化。（2）映射

映射是把设计分为多个适合器件内部逻辑资源实现的逻辑小块的形式。一、可编程逻辑器件的设计过程（1）优化和合并32一、可编程逻辑器件的设计过程（3）布局和布线布局是将已分割的逻辑小块放到器件内部逻辑资源的具体位置，并使它们易于连线，且连线最少；布线是利用器件的布线资源完成各功能块之间和反馈信号的连接。（4）生成编程文件设计实现的最后一步是产生可供器件编程使用的数据文件。对CPLD器件而言，产生熔丝图文件即JEDEC文件；对FPGA器件，则产生位流数据文件Bitstream。一、可编程逻辑器件的设计过程（3）布局和布线33一、可编程逻辑器件的设计过程3．设计校验设计校验包括仿真和定时分析两部分，这一步通过仿真器和时延分析器来完成，利用编译器产生的数据文件自动完成逻辑功能仿真和延时特性仿真。在仿真文件中加载不同的激励，可以观察中间结果以及输出波形。必要时，可以返回设计输入阶段，修改设计输入，最终达到设计要求。这一部分的最大功能是便于用户查看自己的设计思想是否得到实现。我们可以在设计的过程中对整个系统乃至各个模块进行仿真，即在计算机上用软件验证连接功能是否正确，各部分的时序配合是否准确。可以认为仿真是EDA的精髓。一、可编程逻辑器件的设计过程3．设计校验34一、可编程逻辑器件的设计过程4．下载编程下载编程是将设计阶段生成的JEDEC文件或位流文件装入到可编程器件中。器件编程需要满足一定的条件，如编程电压、编程时序和编程算法等。

(1)

不能进行在系统编程(ISP)的CPLD器件和不能在线可重配置(ICR)的FPGA器件，需要编程专用设备(编程器)完成器件编程。一、可编程逻辑器件的设计过程4．下载编程35一、可编程逻辑器件的设计过程(2)

使用查找表(LUT)技术和基于SRAM的FPGA器件(如Altera的FLEX、ACEX、APEX，Xilinx的Spartn、Vertex)下载的编程数据将存入SRAM，而SRAM掉电后所存数据将丢失，为此需将编程数据固化入EEPROM内。器件上电时，由器件本身或微处理器控制EEPROM将数据“配置”入FPGA器件。

FPGA调试期间，由于编程数据改动频繁，没有必要每次改动都将编程数据下载到EEPROM，此时可用下载电缆将编程数据直接下载到FPGA内查看运行结果，这种过程称为在线重配置ICR。注意：EEPROM本身是普通的PLD器件，编程数据下载到EEPROM时需要用到编程器。一、可编程逻辑器件的设计过程(2)使用查找表(LUT)技术36一、可编程逻辑器件的设计过程(3)

使用乘积项逻辑、基于EEPROM或Flash工艺的CPLD器件(如Altera的MAX系列、Xilinx的XC9500系列以及Lattice的多数产品)进行下载编程时，使用器件厂商提供的专用下载电缆，该电缆一端与PC机的打印机并行口相连，另一端接到CPLD器件所在PCB(印刷电路板)上的10芯插头(PLD只有4个引脚与该插头相连)。编程数据通过该电缆下载到CPLD器件当中，这个过程称为ISP在系统编程。一、可编程逻辑器件的设计过程(3)使用乘积项逻辑、基于EE37二、MAX+plusⅡ软件介绍

Altera公司的MAX+plusⅡ可编程逻辑开发软件，提供了一种与结构无关的全集成化设计环境，使设计者能方便地对Altera公司的PLD系列产品进行设计输入、快速处理和器件编程。MAX+plusⅡ开发系统的处理能力强且灵活性高，它的优点主要表现在以下几个方面：（1）开放的接口。MAX+plusⅡ提供了可以与其他工业标准的EDA工具软件协同使用的接口。这一接口符合VerilogHDL、VHDL1987和VHDL1993以及其他标准。二、MAX+plusⅡ软件介绍Altera公司的38二、MAX+plusⅡ软件介绍

（2）与结构无关。MAX+plusⅡ系统的核心Compiler(编译程序)支持Altera公司的MAX3000、MAX7000、MAX9000、FLEX6000、FLEX8000、FLEX10K、FLEX10KA、FLEX10KB、FLEX10KE等PLD系列产品，提供与结构无关的PLD设计开发环境，具有强大的逻辑综合与优化功能，使用户花费最少的时间完成高效的设计。(3)多平台。MAX+plusⅡ可在基于PC机的MSWindows或WindowsNT环境下以及多种工作站的XWindows环境下运行。

二、MAX+plusⅡ软件介绍（2）与结构无关。MAX+39二、MAX+plusⅡ软件介绍

(4)硬件描述语言(HDL)。MAX+plusⅡ支持各种HDL输入选项，包括VHDL、VerilogHDL和Altera公司的硬件描述语言AHDL。

(5)全集成化。MAX+plusⅡ的设计输入、处理和校验功能全部集成在统一的开发环境下，可以加快动态调试，缩短开发周期。(6)丰富的设计库。MAX+plusⅡ提供丰富的库单元供设计者调用，其中包括74系列的全部器件和多种特殊的逻辑宏单元(Macro-Function)，以及新型的参数化的巨单元(Maga-Function)。二、MAX+plusⅡ软件介绍(4)硬件描述语言(HD40二、MAX+plusⅡ软件介绍

项目名称项目路径工具条MAX+PLUSII管理器窗口工程层次图图形编辑器符号编辑器文本编辑器波形编辑器引脚编辑器编译仿真延时分析器件编程(下载)消息窗口二、MAX+plusⅡ软件介绍项目名称项目路径工具条MA41三、MAX+plusⅡ软件使用

在MAX+plusⅡ下进行电路设计时应包括以下几个步骤：文件编辑：包括图形方式和文本方式两种，编辑完成后将其设置为当前工程。工程编译：包括功能编译和实际编译两种。功能仿真：将功能编译后的结果进行仿真。后仿真过程：将实际编译结果仿真。引脚锁定：将各信号按要求分配到相应引脚后再进行一次实际编译。物理实现：将结果下载到所选择的器件中去。三、MAX+plusⅡ软件使用在MAX+plusⅡ下进42三、MAX+plusⅡ软件使用

1、文件编辑：建立图形输入文件1.在File菜单中选择

New…2.选择GraphicEditorFile然后按下OK按钮三、MAX+plusⅡ软件使用1、文件编辑：建立图形输入43三、MAX+plusⅡ软件使用

1、文件编辑：建立图形输入文件工作区域最大化按钮文本工具对角线工具圆形工具缩小按钮放大按钮关闭橡皮筋连接功能选择工具正交线工具与窗口适配弧形工具打开橡皮筋连接功能连接点接/断图形编辑器窗口三、MAX+plusⅡ软件使用1、文件编辑：建立图形输入44三、MAX+plusⅡ软件使用

1、文件编辑：建立图形输入文件（例:4-bit计数器）输入符号总线节点名称74163符号输出符号连接点输入管脚名输出管脚名总线名称三、MAX+plusⅡ软件使用1、文件编辑：建立图形输入45选择File菜单中的SaveAs项，将出现SaveAs对话框，如下图所示：在FileName对话框内输入设计文件名，然后选择OK即可保存文件。指定具体的设计文件名显示当前文件类型的缺省(Default)扩展名。您可从下拉列表中选择不同的扩展名。三、MAX+plusⅡ软件使用

1、文件编辑：保存文件选择File菜单中的SaveAs项，将出现Sa