相位计的三种实现方法终稿

相位计的三种实现方法南京大学电子科学与工程系曹丽剑031180003武迪041180105文旭桦041180101摘要相位计在科学与生产中均有应用，而其实现方法也有很多。本实验采用了三种分别基于模拟，数字，CPLD和51单片机的方法实现相位差的自动测量和数显。关键词相位模拟数字PLLA/DCPLD51单片机在电工仪表、同步检测的数据处理以及电子实验中，常常需要测量两列同频信号的相位差。例如移相电路的移相值测量等。相位测量的方法很多，典型的传统方法是通过显示器观测，例如示波器。但是这种方法误差较大，读数不方便。为此，我们想设计一种数字显示的相位差测量仪，实现了两列信号相位差的自动测量及数字显示。测量的分辨率可根据不同需要选择不同方案实现0.1°或1°。虽然实现方法很多，但充分利用所学知识决定采用以下三种方法实现：当选择模拟电路实现方法时，可测信号的频率范围为几Hz〜几MHz，精度为1°。当选择数字电路实现方法时，可测信号的频率范围为几Hz〜几十kHz，精度小于1°。当选择高速相位计实现时，可测信号的频率范围为几Hz〜几十兆Hz，精度为0.1°。1方案一模拟电路实现方法制作原理:对于两个同频率的正弦或余弦输入信号Acos(wt+q),Acos(wt+0)相位差为①-e是所要测量的量。，过零比较器v异或过零比较器/二阶低通滤波系统A/D转换数码管显示过零比较器v异或过零比较器/二阶低通滤波系统A/D转换数码管显示基于模拟电路的相位计实现框图比较器，得到方波两个方波信号有相位差两个方波信号有相位差将两个方波进行异或，所得矩形波占空即与相位差成正比参数计算：计算二阶低通滤波器的参数，由于异或门的输出为周期性矩形波，利用傅立叶频谱分析知，该信号的直流分量幅度与一个周期内高电平的占空比成正比，由此只要取异或门输出的直流分量经过一定比例的线形放大直接通过A/D转换即可输出。因此滤波器的截止频率就要小于输入信号的基频，设置f为10hz，利用传递函数计算滤波器的各参数。另外由于7107的输入为0-2V而滤波器的输出为0-5V因此中间需用一级OP放大器，并能够调零。所取参数见电路图。二阶低通滤波器参数选择模拟电路实现方法sch图*—*模拟电路实现方法PCB图系统测试：注意电源的去耦，尤其是模拟电路中对噪声十分敏感。滤波器后的调零电路是对滤波器输出与7107连接进行匹配，本电路使用负电源，滑动变阻器调节，在实验调试中发现使用正负电源会好一些。该电路已制作完成，调零调试完成，在10hz到1M左右都是稳定的。中频段很稳定，误差也很小。还需要制作一个RC移相电路，进行进一步性能测试。2方案二数字电路实现方法制作原理：输入信号V1*过零比较器异或门数字式脉冲占空比测量电路输入信号V1*过零比较器异或门数字式脉冲占空比测量电路输入信号V2过零比较器基于数字电路的实现框图译码显示*555单稳1异或门输出360分频*555单稳*555单稳1异或门输出360分频*555单稳2反相器与门PLL参数计算：本实现方法核心为PLL因此扩展所相范围是关键，锁相环外接电容电阻取值是关键。而单稳的延时时间不超过PLL输出信号的一个周期即可。PLL琐相范围由R1决定，因此若能取到一个压控电阻，当电压增大时，R减小，会取得较好的效果，因此使用二极管代替一般的电阻。imnimkm_L蕾HU■J-i—3J-l—1■-!―'4一上:7LJimnimkm_L蕾HU■J-i—3J-l—1■-!―'4一上:7LJ叵;.一5mkffiu-i«ib"llj_i=琐相环参数选择R的特性曲线

一1工二工「□•—<D-*数字电路实现方法PCB图一1工二工「□•—<D-*系统测试：电源与接地由于这个电路使用了很多数字芯片，在布线时使用电源线和地线绕电路板一周布线的方法，可以使各芯片电源和地就近接，减少互相的干扰。（如上图PCB所示）本电路板在五一之前可拿到。五一抓紧焊接调试，应该可以完成。3方案三CPLD和51单片机的实现方法制作原理：在CPLD中实现了将信号通过比较器并将两个输出异或，得到的周期性矩形波，要测定其占空比，并且制作高速相位计，采用概率论中的大数定理，中心极限定理，取N个周期，N远大于1，CPLD的晶体振荡频率可高达100M，对于输入信号进行N分频由于分频后一定为百分之五十的占空比，在这M个周期内对再乘上360即得到了相位差。其中CPLD主要实现的是计数，单片机用于数据的处理和传送显示。软件和硬件结合。

对输入信号进行二分频这里分频后的信号高电平就是原信号的一个周期，计信号一高电平内CLK的个数为n1,而信号二高电平内个数为n2,易见n2/n1*360就是两信号的相位差。同样，在M个周期（为了实现高速相位计取M为一个很大的数）内信号一的高电平内CLK个数记为n1,而记信号二高电平内CLK个数为n2,相位差为n2/n1*360.在CPLD中利用选择信号实现对M个周期上的信号一或信号二的CLK计数，并产生控制信号将计数结果分时传送进入单片机，编程实现n2/n1*360的运算结果。单片机实现乘法除法采用查表法比较好。并通过数码管显示。CPLD中程序的原理图系统测试：该电路已制作完毕，调试过程中遇到问题：显示不能够稳定在正确的数值处，总是在正确数值附近跳动，尤其在离中频较远时，跳动范围更大，但在中频处还是很准确并且较稳定的，还需继续调试。三种方案性能比较：方案（一）模拟电路采用比较器LM311和二阶低通滤波电路并采用数字芯片7107直接实现A/D转换并驱动数码管显示。但由于受前端比较器和运放等转换速率Sr的限制，高频在几兆左右，若过高超过比较器的转换速率其输出不能正确转化为方波，从而产生错误。低频考虑到低通滤波器的输出稳定时间不能过长也不能过低，固选择滤波器的截止频率在10HZ左右。因此模拟电路实现方法简单，可测频带从10hz—1M左右，精度为1度。方案（二）数字电路实现中将两个输入信号相位差转变为矩形波高电平占空比的部分同模拟方法，而相位差即一个周期内的高电平占空比使用数字电路实验中的“数字式脉冲占空系数测定”方法实现，PLL（锁相环）可以实现精确的相位跟踪，但是其锁相范围难以兼顾高频和低频。精度主要取决于单稳的延时时间，即锁存的时间。因此这种方法虽然较为精确但是频率范围相对较窄，在几十K左右。锁相环实现方法可测频带为几hz到几十K。精度不超过一度。方案（三）采用CPLD和单片机，利用CPLD编程实现对高电平的占空测定并与单片机通信进行数据处理与显示，由于CPLD的时钟频率较高并采用概率论中有关知识取N远大于1个周期先进行分频后对这两路信号进行相同时间内的高电平计数，在程序中对数据加以处理，可以实现频带很宽的高速相位计。较理想的情况下可测