大规模集成电路全套ppt

第六章大规模集成电路

基本要求]、掌握RAM的电路结构、工作原理，了解静态RAM和动态RAM的存储原理、使用方法:2、掌握各种ROM的工作原理和使用方法;3、掌握简单PLD的结构、编程原理；4、掌握PAL、GAL的结构、工作原理；5、了解CPLD、FPGA、ISP-PLD等可编程逻辑器件的结构和编程原理；6、了解可编程逻辑器件的开发技术。6.1概述（summary）一、用SSI和MSI构成数字系统存在的问题体积大重量大功耗高

成本高可靠性差二、LSI的现状和前景目前，在单块硅片上集成十万个元件、器件的大规模集成电路已广泛应用到各种电子仪器和设备中。集成电路一进入超大规模和甚大规模阶段，如实验室用到的lattics公司的Flex10K10系列，等效门数为10000门，另外还有Flex10K100系列，等效门数为100000门。近年来，随着电子设计自动化技术的发展，以及可编程逻辑器件的广泛应用，使电子电路设计方法和手段都得到了不断的改进和创新，也为大规模集成电路的应用开辟了新的途径。可以预见，大规模集成电路必将越来越广泛地应用于通信技术、计算机技术、自动控制技术等领域中，PLD的原理和应用是每个电子工程师必备的一门技术。大规模集成电路的制造技术和应用技术都得到了飞速发展，主要表现在以下几个方面。（1）密度越来越高单片密度已达十万、几十万、甚至几百万门，已进入超大规模和甚大规模阶段。（2）用户可编程且拥有多种编程技术（3）设计工具不断完善现有的设计自动化软件即支持功能完善硬件描述语言如VHDL、Verilog等作为文本输入，又支持逻辑电路图、工作波形图等作为图形输入。如isp、icr。

从应用的角度分专用型：如芯片、电视机芯片从逻辑功能分存储器PLD

CPU

单片机从制造工艺分三、LSI的分类通用型：如存储器、微处理器、单片机双极型单极型四、本章主要内容1、存储器：掌握静态RAM的存储原理、使用方法掌握各种ROM的工作原理、使用方法。2、掌握简单PLD的结构和编程原理，为以后学习复杂可编程逻辑器件打下基础。6.2存储器（memory）存储器的分类RAM

ROM双极型单极型静态动态ROMPROMEPROME2PROM闪速存储器可读可写读写方便所存储信息会因断电而丢失6.2.1读写存储器RAM（RandomAccessMemory）用途：特点：常用来放一些采样值、运算的中间结果，数据暂存、缓冲和标志位等。存储矩阵地址译码器片选及读写控制电路（1）存储矩阵每个存储单元能存放一位二值信息。存储器的容量是指存储单元的数目。存储容量=存储单元的数目=行数*列数=字数*位数1、RAM的结构

（2）地址译码一个RAM由若干字和位组成。通常信息的读出和写入是以字为单位进行的。为了区分不同的字，将存放同一个字的各个存储单元编为一组，并赋予一个号码，称为地址。

地址的选择是借助于地址译码器实现的。容量小的可以只用一个译码器，容量大的通常采用双译码结构，即将输入地址分为两部分，分别由行译码器和列译码器进行译码。行列译码器的输出即为存储矩阵的字线和位线，由它们共同确定欲选择的存储单元。X1例如：1024*1的存储器，可以排列成32*32的矩阵。A5A6A7A8A9A0A1A2A3A4行译码器列译码器（0，0）（0，1）（0，2）……（0，30）（0，31）（1，0）（1，1）（1，2）……（1，30）（1，31）（2，0）（2，1）（2，2）……（2，30）（2，31）（30，0）（30，1）（30，2）……（30，30）（30，31）X0X30X2X31（31，0）（31，1）（3，2）……（31，30）（31，31）Y0Y31Y1Y2Y30X1例如：1024*2的存储器，可以排列成32*64的矩阵。A5A6A7A8A9

A0A1A2A3A4行译码器列译码器（0，0）（0，1）（0，2）（0，3）……（0，63）（0，64）（1，0）（1，1）（1，2）（1，3）……（1，63）（1，64）（2，0）（2，1）（2，2）（2，3）……（2，63）（2，64）（30，0）（30，1）（30，2）（30，3）……（30，63）（30，64）X0X30X2X31（31，0）（31，1）（3，2）（31，3）……（31，63）（31，64）Y0Y1Y2Y30Y31（3)片选及读写控制电路输出三态缓冲器已被选通时，它就具有I/O功能。4）具有异或功能及反馈的寄存器输出。R//W线和片选信号线对应地并接在一起，而各个片子的输入/输出（I/O）作为字的各个位线。全定制电路：制造厂按用户提出的逻辑要求，专门设计和制造的芯片。Quartus公司：Foundation常用来放一些采样值、运算的中间结果，数据暂存、缓冲和标志位等。通用型：如存储器、微处理器、单片机地址总线为12根，数据总线为8根。写操作：在写入数据时，首先应找出要写入0的单元地址，并输入相应的地址码，使相应的字线输出高电平，然后在相应的位线上按规定加入高电压脉冲，使稳压管UZ导通，写入放大器AW的输出呈低电平、低内阻状态，相应存储单元的三极管饱和导通，有较大的脉冲电流流过熔丝，并将其熔断。00000000000000HPLD作为ASIC的一个重要分枝，其制造技术和应用技术都取得了飞速的发展：主要表现在以下方面（4）多种编程技术求出驱动方程后用PLA实现其中的组合逻辑电路。（5）设计工具的不断完善1、存储各种程序代码；强调

CPU

读：把存储器里的数据读到口线上；

CPU写：把口线上的数据写到存储器里。例1024*4的RAM的结构图2静态存储单元静态存储单元=触发器+控制电路3动态存储单元利用MOS管栅极电容的电荷存储效应来组成动态存储器。优点：单元电路简单缺点：由于栅极电容的容量很小，通常只有几个pF，且不可能没有漏电流，所以，电荷的存储时间有限。克服的办法：为了能及时的补充泄漏掉的电荷，以避免存储信息的丢失，必须定时地给栅极电容补充电荷，把这种操作叫做刷新。1）读操作程序A先加预充电脉冲，使CB、C/B充电至高电平B使X、Y同时为高电平2）写操作程序使X、Y同时为高电平即可写入。6.2.2只读存储器ROM定义：只读存储器ROM（Read—Onlymemory）是存储固定信息的存储器件，即先把信息和数据写入到存储器中，在正常工作时它存储的数据是固定不变的，只能读出，不能迅速写入，故称为只读存储器。特点：掉电后存储的数据不会丢失。按使用的器件的类型分：ROM的分类：二极管ROM双极型三极管ROMMOS管ROM固定ROM：出厂时已完全固定下来，使用时无法再更改，也称掩模编程ROM。PROM：允许用户根据需要写入，但只能写一次。EPROM：允许用户根据需要写入，可以擦除后重新写入， 但操作复杂、费时。EEPROM：允许用户根据需要写入，可以擦除后重新写入，操作比较简便、快捷。闪速存储器：仍是ROM，兼有EPROM、EEPROM、RAM 的特点，既有存储内容非丢失性，又有快速擦 写和读取的特性。按数据的写入方式分：ROM的用途：1、存储各种程序代码；2、实现多输入、多输出逻辑函数真值表；3、代码的变换、符号和数字显示等有关数字电路及存储各种函数等。1、ROM的结构输入驱动器：起着缓冲的作用，且生成互补的输入信号。输出缓冲器：既有缓冲作用，有可以提供不同的 输出结构，如三态输出、OC输出等。（1）二极管ROM1）电路组成：具有两位地址输入码和4位数据输出的ROM的结构如下图所示。二极管ROM2）读操作程序使三态缓冲器的的/EN=0，从A1A0输入指定的地址码，则由地址所指定的存储单元中存放的数据便出现在输出数据线上。补充内容：A：存储容量的扩展（1）位数的扩展通常RAM芯片的字长多设计成1位、4位、8位等，当实际的存储器系统的字长超过RAM芯片的字长时，需要对RAM实行位扩展。位扩展可以利用芯片的并联方式实现，即将RAM的地址线、R//W线和片选信号线对应地并接在一起，而各个片子的输入/输出（I/O）作为字的各个位线。例2把1024*4的RAM扩展为1024*8的RAM例把1024*1的RAM芯片扩展成1024*8的RAM。首先要确定的是需要几片1024*1的RAM。然后确定怎么连接。（2）字数的扩展字数的扩展可以利用外加译码器控制芯片的片选输入端来实现。例1将1K*4的RAM芯片扩展为2K*4的存储器系统。第一片的存储容量为1K*4地址范围是A10A9A8A7…A000000000000000H011111111113FFH第二片的存储容量为1K*4地址范围是A10A9A8A7…A010000000000400H111111111117FFH例2：将1K*4的RAM扩展为4K*8的存储器系统。解：所需的芯片数量为4K*8/1K*4=8片地址总线为12根，数据总线为8根。具体连接如下：B、常用的静态RAM电路有6116、6264、62128、62256。常用的EEPROM存储器有2816、2864、2817。常用的EPROM存储器有2716、2764。61162864其中A0—AI：地址输入线O0—O7：双向三态数据线/CE：片选信号输入线/OE：读选通信号输入线/WE：写允许信号输入线2、EPROM

在研制一个数字系统的过程中，用户常常希望能够按照自己的需要对ROM进行编程，这样的ROM叫做可编程ROM或EPROM。PROM在出厂时，制作的是一个完整的二极管或三极管存储单元矩阵，相当于所有的存储单元全部存入1。在每个单元的三极管发射极上都接有快速熔丝，它是用低熔点的合金或很细的多晶硅导线制成的。

写操作：在写入数据时，首先应找出要写入0的单元地址，并输入相应的地址码，使相应的字线输出高电平，然后在相应的位线上按规定加入高电压脉冲，使稳压管UZ导通，写入放大器AW的输出呈低电平、低内阻状态，相应存储单元的三极管饱和导通，有较大的脉冲电流流过熔丝，并将其熔断。读操作：先读熔丝未熔断的，相应字线为高电平，电路等效为（a）图。再读熔丝熔断的，如图（b）。VCCHH（a）HL（b）显然，PROM的有关存储单元的数据0一经写好后，就不能作任何更改，所以使用的灵活性受到一定限制。3、EPROM：采用浮栅型MOS器件作为存储单元的一个元件，需紫外线照射才能擦除，大概需要10——30分钟，可擦除上万次。4、EEPROM：同样采用浮栅工艺，但可利用一定宽度电脉冲擦除。6.3可编程逻辑器件

自２０世纪６０年代初集成电路诞生以来，经历了SSI、MSI、LSI的发展过程，目前已进入了超大规模（VLSI）和甚大规模（ULSI）阶段，数字系统设计技术也随之发生了崭新的变化。

前已指出，数字系统是由许多子系统或逻辑模块构成的。设计者可以根据各模块的功能选择适当的SSI、MSI以及LSI芯片拼接成预定的数字系统，也可把系统的全部或部分模块集成在一个芯片内，称为专用集成电路ASIC。使用ASIC不仅可以极大的减少系统的硬件规模（芯片数、占用的面积及体积等），而且可以降低功好、提高系统的可靠性、保密性及工作速度。

ASIC（Applicationofspecialintegratecircuit）是一种由用户定制的集成电路。又可以分为全定制电路和半定制电路。全定制电路：制造厂按用户提出的逻辑要求，专门设计和制造的芯片。这类芯片专业性强，适合在大批量定性生产的产品中使用。常用的有电子表机芯、存储器、中央处理器CPU芯片等。半定制经历了这样两个过程：首先由制造厂制成标准的半成品，然后由制造厂根据用户提出的逻辑要求，再对半成品进行加工，实现预定的数字系统芯片。典型的半定制器件是20世纪70年代出现的门阵列（GateＡrray，GA）和标准单元阵列（StandardCellArray，SCA）。它们分别在芯片上集成了大量逻辑门和具有一定逻辑功能的逻辑单元，通过布线把这些硬件资源连接起来实现数字系统.这两种结构的ASICA布线（即编程都是由集成电路制造厂完成的。）随着集成电路制造工艺和编程技术的提高，针对GA和SCA这两类产品的设计和编程都离不开制造厂的缺点，从20世纪70年代末开始，发展了一种称为可编程逻辑器件（PLD）的半定制芯片。PLD芯片内的硬件资源和连线资源也是由制造厂生产好的，但用户可以借助功能强大的设计自动化软件（也称设计开发软件）和编程器，自行在实验室内、研究室内，甚至车间等生产现场，按照下述的过程，进行设计编程，实现所希望的数字系统。算法设计和电路划分图形输入和文本输入编译和逻辑仿真设计实现目标文件下载PLD作为ASIC的一个重要分枝，其制造技术和应用技术都取得了飞速的发展：主要表现在以下方面（1）电路结构PLDSPLDHDPLDCPLDEPLDFPGASPLD——两级与或结构的单元电路。CPLD——有效扩展SPLD和吸取SCA的构思的基础上构成的。其基本结构形式和PAL、GAL相似，由可编程的与阵列、固定的或阵列和逻辑宏单元组成，但集成规模比PAL和GAL大得多。FPGA——从GA的基础上发展的。（2）高密度（3）工作速度高

（4）多种编程技术

（5）设计工具的不断完善6.3.2PLD的基本组成

任何一个组合电路，总可以用一个或多个与或表达式来描述；任何一个时序电路总可以用输出方程组和驱动（激励）方程组来描述，而输出方程和驱动（激励）方程也都可以是与或表达式。如果PLD包含了实现与或表达式所需的两个阵列——与门阵列和或门阵列，那就能够实现组合逻辑，如果配置记忆元件还可以实现时序电路。SPLD就是根据此理构成的。下图为SPLD的基本组成框图。

输入电路：起着缓冲作用，且生成互补的的输入信号。输出电路：既有缓冲作用，又可以提供不同的输出结构，如三态（3S）输出，OC输出以及寄存器输出等。6.3.3PLD的编程ABCD例如：或阵列可编程的示意图图（b）中，或阵列的耦合元件均串入了熔丝，从而构成可编程结构，因此输出函数F1、F2、F3可在用户编程时定义。通常所说的可编程还是不可编程就取决于阵列中输入、输出线交叉点处的耦合元件能否根据用户要求连接（即接通熔丝）或不连接（即断开熔丝）。根据与阵列和或阵列各自是否可编程以及输出方式可否编程，SPLD可分为四大类型：6.3.5PLD中阵列的表示方法可编程只读存储器不仅可用作只读存储器，也可作可编程器件使用。特点：与阵列固定，或阵列可编程6.3.6可编程只读存储器例1用PROM实现如下函数解题思路：

1）写出最小项表达式2）在PROM上实现

例2用PROM器件将4位二进制码转换为格雷码。用PROM实现的缺点：每增加一个输出变量，熔丝与阵列的大小就会成倍增加。1）列真值表输入为B3、B2、B1、B0，输出为G3、G2、G1、G02）写出最小项表达式3）在PROM上实现解题思路（步骤基本同小规模或中规模）6.3.7可编程逻辑阵列PLA特点:与阵列或阵列均可编程例1：用PLA实现将四位二进制码转换为格雷码。解题思路：1）列真值表输入为B3、B2、B1、B0，输出为G3、G2、G1、G02）写出逻辑函数表达式并化简3）在PLA上实现1）列真值表2）写出表达式并化简G0=X1+X2+X5+X6+X10+X13+X14G1=X2+X3+X4+X5+X10+X11+X12+X13G2=X4+X5+X6+X7+X8+X9+X10+X11G3=X8+X9+X10+X11+X12+X13+X14+X15用卡诺图化简结果如下：B3B2B1B0优点：用PLA来实现用的内存容量少。例2：用JK触发器并附加PLA设计同步8421BCD码的十进制计数器。提示：步骤同用小规模时序逻辑电路设计。求出驱动方程后用PLA实现其中的组合逻辑电路。解：1）列状态转换图；2）状态分配（状态编码）；3）选择触发器类型（在此选JK触发器），作次态卡诺图，求电路的状态方程，得到一组驱动方程。J0=K0=1J1=/Q3Q0K1=Q0J2=K2=Q1Q0J3=Q2Q1Q0K3=Q34)画出逻辑电路图6.3.8可编程阵列逻辑PALPAL是在PLA之后出现的一种PLD。由于PLD的飞速发展，这类器件已用得不多，但它是后续出现的GAL以及更为强大的CPLD的基础，这里仅介绍PAL的基本原理。PLA与其它PLD器件一样包含一个与阵列和一个或阵列，主要特征是与阵列可编程，而或阵列固定不变。因而用PAL实现逻辑函数时，每个输出是若干个乘积项之和，而乘积项的数目是固定的。PAL品种很多，可以满足各种不同的需要。用户可以根据使用要求，选择其阵列结构大小、输入输出数目与方式，以实现各种组合逻辑和时序逻辑功能。一、根据输出结构不同，可分为以下四种类型。1、与或输出型其输出也有三种类型1）型号中带有字符H的芯片，如PAL10H8，输出高电平有效。2）型号中带有字符H的芯片，如PAL12L8，输出低电平有效。3）型号中带有字符C的芯片，如PAL20C1，输出为互补输出。2、可编程的输入输出结构除具有一般的与阵列和或阵列外，换具有三态输出缓冲器以及由输出反馈到输入的特性。其特性是：1）可对与阵列编程来直接控制PAL的三态输出缓冲器的控制端，以控制与或阵列的输出端是作为输出或是作为输入，比如实验中用到的FLE