MCS51单片机结构课件

第2章增强型MCS-51单片机结构

2.1内部结构和引脚功能2.2输入/输出（I/O）口2.3存储器系统2.4MCS-51外部存储器的连接2.5操作时序2.6复位及复位电路2.7节电运行状态和掉电运行状态

11/22/2022单片机原理与应用

第2章增强型MCS-51单片机结构2.1内部结构和引2.0选择MCS-51单片机的理由MCS-51系列单片机总线技术开放，开发工具成熟，单片机芯片及开发工具供货商多，价格低廉，同时该系列单片机进入市场时间早，汇编语言指令书写形式与Intel公司8位通用微处理器，如8085相似，很容易被接触过Intel通用微处理器汇编语言的用户所接受。因此，在单片机应用中占有重要位置，是单片机教学的首选机种。理解MCS-51系列单片机内部结构、工作原理、应用实例后，将非常容易理解和使用其他系列，如NEC、Motorola、MicroChip单片机芯片。11/22/2022单片机原理与应用2.0选择MCS-51单片机的理由MCS1.

增强型MCS-51单片机主要特征与标准MCS-51内核芯片相比，增强型MCS-51内核单片机芯片具有如下特征：(1)

与标准MCS-51保持100%兼容，即可以使用增强型MCS-51芯片直接替换相应型号的标准MCS-51芯片，如用80C32取代8031/2、87C51/2取代8751/2。(2)片内集成了3个16位定时/计数器，其中T0、T1与标准MCS-51系列完全相同；T2除了保留标准MCS-52子系列中定时/计数器T2功能外，还增加了向下计数和时钟输出功能。11/22/2022单片机原理与应用1.

增强型MCS-51单片机主要特征与标准MC(3)采用增强型全双工串行口，即增强型MCS-51串行口除了具有标准MCS-51串行口功能外，还具有帧错误侦测和地址自动识别功能。(4)Philips、TemicSeconductorTechnology公司的8XC5X、8XC5XX2芯片以及Atmel公司的AT89S5X系列芯片具有双数据指针DPTR（为此增加了辅助功能寄存器AUXR1），方便了外部RAM不同存储单元之间的数据传送。(5)为降低电磁辐射量，可禁止地址锁存信号ALE输出。为此，增加了辅助功能寄存器AUXR。11/22/2022单片机原理与应用(3)采用增强型全双工串行口，即增强型MCS-51串行(6)扩展了中断控制器功能，可以管理具有4个中断优先级的6个中断源。为此，增加了高位中断优先级控制寄存器IPH。(7)普遍采用CHMOS工艺，工作电压低、范围宽（1.8V～6.0V），可用电池供电，方便了野外作业使用。(8)改进了电源管理功能，即允许通过外部中断方式唤醒掉电模式。11/22/2022单片机原理与应用(6)扩展了中断控制器功能，可以管理具有4个中断优先(9)提高了时钟频率，标准MCS-51最高时钟频率为12MHZ，而增强型MCS-51最高时钟频率可达33MHz。(10)片内程序存储器以OTPROM和FlashROM为主。11/22/2022单片机原理与应用(9)提高了时钟频率，标准MCS-51最高时钟频2.增强型MCS-51内核主流芯片

增强型MCS-51及兼容单片机芯片主要包括Intel公司的8XC52/54/58系列、Philips公司的P8XC52/54/58系列(简称为8XC5X系列）、Atmel公司的AT89S51/52/53系列(但Atmel公司的AT8XC5X系列采用标准MCS-51内核)、Winbond公司的W87E54/58芯片。2000年后Philips和ATMEL公司“6时钟/机器周期”的P8XC52X2/8XC54X2/8XC58X2和TS8XC52X2/8XC54X2/8XC58X2系列——简称8XC5XX2系列，特点是硬件资源与8XC5X系列兼容，但运行速度比8XC5X系列快一倍。为了便于比较表2-1列出增强型MCS-51主流芯片的主要性能。11/22/2022单片机原理与应用2.增强型MCS-51内核主流芯片2.1内部结构和引脚功能

2.1.1内部结构

8XC5X芯片由一个8位通用中央处理器（CPU）、程序存储器、随机读写数据存储器、常用外围电路等部分组成，如图2-1所示。11/22/2022单片机原理与应用2.1内部结构和引脚功能2.1.1内部结构图2-1增强型MCS-51CPU内部结构11/22/2022单片机原理与应用图2-1增强型MCS-51CPU内部结构9/24/202将一些基本的、常用的外围电路，如振荡器、定时/计数器、串行通讯、中断控制和I/O接口电路器与CPU内核集成在同一芯片内是单片机芯片的又一特征。

增强型MCS-51芯片内部含有三个16位定时/计数器，可以管理6个中断源的中断控制器（具有四个优先级），用于多机通信或I/O口扩展的增强型全双工串行口UART(通用异步收发器)，片内振荡器及时钟电路。

11/22/2022单片机原理与应用将一些基本的、常用的外围电路，如振荡器、定2.1.2引脚功能增强型MCS-51系列CPU封装形式、引脚排列与标准MCS-51兼容，如图2-2所示（为了便于比较图中还给出了标准MCS-51内核芯片DIP40封装引脚排列图），引脚逻辑如图2-3所示，而引脚功能如表2-2所示。11/22/2022单片机原理与应用2.1.2引脚功能增强型MCS-51系列C11/22/2022单片机原理与应用9/24/2022单片机原理与应用11/22/2022单片机原理与应用9/24/2022单片机原理与应用11/22/2022单片机原理与应用9/24/2022单片机原理与应用图2-3增强型MCS-51CPU引脚逻辑符号11/22/2022单片机原理与应用图2-3增强型MCS-51CPU引脚逻辑符号9/24/在MCS-51中，CPU引脚功能与CPU内特定单元电路有关：与振荡电路有关的引脚分别是XTAL1（片内晶振电路反相放大器的输入端，接CPU内部时钟电路）、XTAL2(片内晶振电路反相放大器的输出端)。与复位电路有关的引脚为RST。与外存储器连接有关的引脚是P0、P2口、ALE、、以及P3口中的P3.6(,外部数据存储器的写选通信号)、P3.7(,外部数据存储器的读选通信号)。与中断控制有关的引脚是P3口的(P3.2)、(P3.3)。与定时/计数器有关的引脚是P3口的T0(P3.4)、T1(P3.5)；P1口的P1.0（T2）、P1.1（T2EX）。与串行通信口有关的引脚为TXD（P3.1）、RXD（P3.0）。11/22/2022单片机原理与应用在MCS-51中，CPU引脚功能与CPU内特定单元电路有关：XTAL1、XTAL2分别系统时钟信号fOSC输入、输出端。当使用片内振荡电路时，XTAL1、XTAL2与晶体振荡器及电容C1、C2按图2-4所示方式连接。振荡电容C1、C2容量取值范围与晶振种类及频率有关，如表2-3所示。电阻Rs用于限制晶振的驱动电平，取值范围在100Ω～2.7KΩ之间。但一般不需要，只有当晶振频率较低时才需要。当采用外部时钟信号时，外部时钟信号需从XTAL1引脚输入，XTAL2引脚不用（悬空）。

1.晶振电路及XTAL1、XTAL2引脚的连接11/22/2022单片机原理与应用XTAL1、XTAL2分别系统时钟信号fOSC输入、图2-4增强型MCS-51振荡电路及连接11/22/2022单片机原理与应用图2-4增强型MCS-51振荡电路及连接9/24/2022RST引脚为复位输入端，MCS-51采用高电平复位方式。RST引脚对GND(地)引脚电阻(即复位电阻RRST)约为40K～220K之间，因此在RST引脚和电源Vcc之间接一容量为10uF～22uF的电容后，即可构成最简单RC复位电路（可参看2.6节“复位电路”中的图2-22）。2.复位电路及复位引脚RST的连接11/22/2022单片机原理与应用RST引脚为复位输入端，MCS-51采用高电平复图2-22分立元件构成的MCS-51外部复位电路11/22/2022单片机原理与应用图2-22分立元件构成的MCS-51外部复位电路9/24MCS-51系列单片机理论上有四个8位I/O口，即P0口、P1口、P2口和P3口，等效电路如图2-5所示。2.2输入/输出（I/O）口11/22/2022单片机原理与应用MCS-51系列单片机理论上有四个8位I/O口，(a)P1口(b)P0口(c)P2口(d)P3口图2-5MCS-51I/O口等效电路11/22/2022单片机原理与应用(a)P1口(b)P0口(c)P2口(d)关于I/O引脚第二输入/输出功能使用说明：从图2-5看出，作为“第二功能输出”引脚使用前并不需要对引脚切换进行任何设置，只要相应外设处于使能状态，对应I/O引脚就具有第二功能输出。例如，在“MOVX@DPTR,A”指令执行期间，P3.6引脚自动输出外部数据存储器写控制信号。而作为第二功能输入引脚使用前，也无须设置，只要相应引脚I/O口锁存器为1（否则I/O口下拉MOS管导通，输入信号被钳位在0电平），则当对应外设处于使能状态时，就自动具有第二功能输入特性（当然这时仍可通过读引脚指令获取引脚的电平状态）。11/22/2022单片机原理与应用关于I/O引脚第二输入/输出功能使用说明：9/22.2.5I/O口负载能力由于P1～P3口上拉电阻较大，约为20K～40K，属于“弱上拉”，因此P1～P3口引脚输出高电平电流IOH很小（约为30uA～60uA）。而输出低电平时，下拉MOS管导通，可吸收1.6mA～15mA的灌电流，负载能力较强，即P1～P3口负载能力为3～4个TTL门电路。作为I/O口使用时，P0口漏极开路，当需要驱动拉电流负载时，必须外接上拉电阻；输出低电平负载能力比P1～P3口强，可以吸收3.2mA以上的灌电流，能驱动8个TTL门电路。由于P1～P3口上拉电阻较大，而P0口为漏极开路，因此作为输出口使用时P0、P1～P3口引脚均具有“线与”功能。11/22/2022单片机原理与应用2.2.5I/O口负载能力由于P1～P3图2-8P1～P3口驱动三极管电路11/22/2022单片机原理与应用图2-8P1～P3口驱动三极管电路9/24/2022单片2.2.6读锁存器和读引脚指令当把P0～P3口作为输入引脚使用时，以I/O口作为源操作数的数据传送指令、算术及逻辑运算指令、位测试转移指令等属于读引脚指令，如：

MOV C,P1.0 ;将P1.0引脚状态读到位累加器C中。 MOV A,P1 ;将P1口的P1.0～P1.7引脚信号读到累加器A中。 ANL A,P1 ;将P1口的P1.0～P1.7引脚信号与累加器A相与。 ADD A,P1 ;将P1口的P1.0～P1.7引脚信号与累加器A相加。 JB P1.0,LOOP ;P1.0引脚信号为1，则转移。 JNB P1.0,LOOP ;P1.0引脚信号为0，则转移。

而所有的“读——改——写”指令均读I/O口锁存器，如：

JBC P1.0,LOOP ;P1.0锁存器为1转移，且将P1.0锁存器清0。 DECP1 INC P1 CPL P1.0

11/22/2022单片机原理与应用2.2.6读锁存器和读引脚指令当把P0～P3口作为输入引8XC5X系列单片机的存储器由三部分组成：

程序存储器（包括片内程序存储器，大小与芯片型号有关，如89C52片内程序存储器容量为8KB，地址编码从0000H～1FFFH；89C54片内程序存储器容量为16KB，地址编码从0000H～3FFFH；89C58片内程序存储器容量为32KB，地址编码从0000H～7FFFH；外部程序存储器地址编码从0000H～FFFFH，共64KB）。

片内数据存储器（包括内部RAM存储器00H～FFH,共256字节；特殊功能寄存器）。

外部数据存储器（0000H～FFFFH，共64KB），如图2-9所示。

2.3存储器系统

11/22/2022单片机原理与应用8XC5X系列单片机的存储器由三部分组成：2.3存储器系统图2-98XC5X/8XC5XX2系列单片机存储器结构

11/22/2022单片机原理与应用图2-98XC5X/8XC5XX2系列单片机存储器结构9

尽管数据存储器地址空间与程序存储器地址空间重叠，但不会造成混乱，原因是MCS-51采用Harvard双总线结构，且访问外部程序存储器时用信号选通；而访问外部数据存储器时，由(P3.6)信号（读）和(P3.7)信号（写）选通。

数据存储器由片内数据存储器(内部RAM)和外部数据存储器组成，尽管地址空间重叠，但也不会造成混乱。原因是内部数据存储器通过MOV指令读写，使用内部数据总线，此时外部数据存储器选通信号(、)无效；而外部数据存储器通过MOVX指令访问，分别由（读操作）或信号（写操作）选通。

在8XC32/8XC52/54/58芯片中，尽管高128字节内部RAM地址空间与特殊功能寄存器地址重叠，但同样不会造成混乱，原因是MCS-51约定：只能用寄存器间接寻址方式访问高128字节内部RAM；只能用直接寻址方式访问特殊功能寄存器。例如：MOVR0,#90HMOV@R0，A ;累加器A内容送内部RAM90H单元MOV90H，A ;累加器A内容送地址为90H的特殊功能寄存器（即P1口）

11/22/2022单片机原理与应用尽管数据存储器地址空间与程序存储器地址空间

片内数据存储器由内部RAM和特殊功能寄存器组成。对于8XC51、8XC31芯片来说，内部RAM的容量为128字节（00H～7FH）；对于8XC52/54/58芯片来说，片内RAM容量为256字节（00H～0FFH）。 根据用途、存取方式的不同，256字节内部RAM可分为：

00H-1FH：工作寄存器区20H-2FH：可按位寻址区30H-7FH：用户数据区80H-FFH：堆栈区或用户数据区2.3.1片内数据存储器

1.片内RAM及其寻址方式11/22/2022单片机原理与应用 片内数据存储器由内部RAM和特殊功能寄存器组(1)工作寄存器区大小为32个字节，分为四个区，每区8个字节，分别用R0～R7作这8个字节的寄存器名。任何时候只能选择四个工作寄存器区中的一个区作为当前工作寄存器区，当前工作寄存器区由程序状态字寄存器PSW的b4、b3位决定，具体情况如下：

PSW寄存器b4、b3位当前工作寄存器区寄存器R7～R0地址00 0区 07H～00H01 1区 0FH～08H10 2区 17H～10H11 3区 1FH～18H复位后，PSW的b4、b3位为00，因此复位后将选择0区作为当前工作寄存器区。11/22/2022单片机原理与应用(1)工作寄存器区大小为32个字节，分为四个区，(2)20H～2FH单元，共16字节，属于位寻址区。该区域可以按字节读写，也可以按位读写。位地址从20H单元开始，共有16字节×8位，即128个位地址（20H单元b0位的位地址为00H，20H单元b1位的位地址为01H，20H单元b2位的位地址为02H。依此类推，21H单元b0位的位地址为08H，2FH单元b7位的位地址为7FH），如表2-3所示。

11/22/2022单片机原理与应用(2)20H～2FH单元，共16字节，属于

字节地址高128字节内部RAMFFH～80H用户RAM和堆栈区7FH～30H位寻址区（位地址）7FH7EH7DH7CH7BH7AH79H78H2FH77H76H75H74H73H72H71H70H2EH6FH6EH6DH6CH6BH6AH69H68H2DH67H66H65H64H63H62H61H60H2CH5FH5EH5DH5CH5BH5AH59H58H2BH57H56H55H54H53H52H51H50H2AH4FH4EH4DH4CH4BH4AH49H48H29H47H46H45H44H43H42H41H40H28H3FH3EH3DH3CH3BH3AH39H38H27H37H36H35H34H33H32H31H30H26H2FH2EH2DH2CH2BH2AH29H28H25H27H26H25H24H23H22H21H20H24H1FH1EH1DH1CH1BH1AH19H18H23H17H16H15H14H13H12H11H10H22H0FH0EH0DH0CH0BH0AH09H08H21H07H06H05H04H03H02H01H00H20H工作寄存器区3区（8个字节）1FH～18H2区（8个字节）17H～10H1区（8个字节）0FH～08H0区（8个字节）07H～00H11/22/2022单片机原理与应用

字节地址高128字节内部RAMFFH用户RAM和堆栈区7F(3)30H单元以后可作为内部用户RAM区或堆栈区。对于8XC31/8XC51系列来说，从30H～7FH，尚有80个字节,可作用户内部RAM或堆栈区；对于8XC32/8XC52/54/58系列来说，从30H～FFH，尚有208个字节,可作用户内部RAM或堆栈区。00H-7FH：支持直接寻址和寄存器间接寻址方式80H-FFH：只支持寄存器间接寻址方式11/22/2022单片机原理与应用(3)30H单元以后可作为内部用户RAM区或堆栈区由于单片机芯片内集成了一些常用的外围接口电路，如并行I/O端口、串行口、定时器/计数器、中断控制器等，因此这些外围接口电路中的控制寄存器、状态寄存器以及数据寄存器也就位于芯片内，统称为特殊功能寄存器(SFR,即SpecialFunctionRegisters)。2.特殊功能寄存器MCS-51CPU与通用微处理不同，除了给外设接口电路相关寄存器，如定时/计数器控制寄存器TCON分配字节地址外，CPU内的寄存器也分配有字节地址，如累加器Acc字节为0E0H。增强型MCS-51系列单片机内共有32个特殊功能寄存器（在标准MCS-52基础上，增加了6个新的特殊功能寄存器），其地址分散在80H～FFH之间，如表2-5所示。11/22/2022单片机原理与应用由于单片机芯片内集成了一些常用的外围接口电

对于带有片内ROM的MCS-51系列单片机来说，片内程序存储器和外部程序存储器地址空间重叠。如果引脚为高电平，且程序计数器PC小于等于片内ROM的地址空间时，将从片内程序存储器取指令（在这种情况下，信号无效）；而当PC超出片内ROM地址空间时，自动到外部程序存储器取指令，即在P0口输出低8位地址（A0～A7），在P2口输出高8位地址（A15～A8）。当引脚为低电平时，一律从外部程序存储器取指令。因此对于不带ROM或EPROM的80C31、80C32CPU来说，引脚一律接地。2.3.2程序存储器1.程序存储器结构

11/22/2022单片机原理与应用对于带有片内ROM的MCS-51系列单片机图2-15单片EPROM存储器芯片与8031CPU的连接

11/22/2022单片机原理与应用图2-15单片EPROM存储器芯片与8031CPU的连接增强型MCS-51系列单片机保留的程序存储器地址空间如下：系统复位 0000H外部中断0()服务程序入口地址 0003H定时器0中断服务程序入口地址 000BH外部中断1（）服务程序入口地址 0013H定时器1中断服务程序入口地址 001BH串行口中断服务程序入口地址 0023H定时器2中断服务程序入口地址 002BH11/22/2022单片机原理与应用增强型MCS-51系列单片机保留的程序存储器地址空间如下：92.程序存储器读操作

可以使用数据指针DPTR作变址寄存器、累加器Acc作基址寄存器，通过变址寻址方式读出存放在程序存储器中的常数，如：MOVCA,@A+DPTR ;将DPTR+A指定的程序存储器单元信息送累加器Acc。11/22/2022单片机原理与应用2.程序存储器读操作可以使用数据指针DPTR作通过P0、P2口最多可以连接64KB的外部数据存储器，有关外部数据存储器的连接及读写方式参阅“外存储器连接”部分。2.3.3外部数据存储器在增强型MCS-51芯片中，与外部数据存储器读写有关的寄存器包括数据指针DPTR、辅助功能寄存器(AUXR)及辅助功能寄存器1(AUXR1)，并通过MOVX指令读写外部数据存储器。

11/22/2022单片机原理与应用通过P0、P2口最多可以连接64KB的外部数据图2-16MCS-51系列单片机与SRAM存储器的连接

11/22/2022单片机原理与应用图2-16MCS-51系列单片机与SRAM存储器的连接9图2-18MCS-51系列单片机与数据和程序存储器的连接

11/22/2022单片机原理与应用图2-18MCS-51系列单片机与数据和程序存储器的连接2.4MCS-51外部存储器的连接

由于下列原因，在MCS-51系列单片机系统中，可能需要扩展外部程序存储器，尤其是外部数据存储器或I/O端口：部分型号CPU，如80C31、80C32没有内置EPROM或OTPROM，需要外部程序存储器；片内数据存储器容量小，当需要大容量的数据存储空间时，就需要扩展外部数据存储器；MCS-51可用的I/O引脚数目有限，常需要扩展I/O口，而在MCS-51中，扩展I/O端口是外部数据存储器空间的一部分。因此，在MCS-51系列单片机控制系统中，不可避免地涉及存储器的扩展问题。

11/22/2022单片机原理与应用2.4MCS-51外部存储器的连接由于下在单片机系统中，一般只使用EPROM、EEPROM、FlashROM以及静态RAM存储器芯片扩展系统存储器，很少使用动态RAM。因此，外存储器芯片与CPU的接口电路较简单，只需考虑如下几个问题即可：CPU三总线(地址总线、数据总线、控制总线)的负载能力。确定存储器三总线与CPU三总线之间的连接方式。CPU读写时序与存储器存取速度的匹配问题。11/22/2022单片机原理与应用在单片机系统中，一般只使用EPROM、EEPROM、2.4.1CPU地址线与存储器地址线的连接

CPU地址总线与存储器的连接方式有两种：即高位地址译码法和线选法。在高位地址译码法中，又可以分为全译码法和部分译码法两种。

11/22/2022单片机原理与应用2.4.1CPU地址线与存储器地址线的连接1.全译码法

图2-12存储器与CPU的连接方式一(全译码法)

11/22/2022单片机原理与应用1.全译码法图2-12存储器与CPU的连接方式一(全译2.部分译码法

图2-13存储器与CPU的连接方式二(部分译码法)11/22/2022单片机原理与应用2.部分译码法图2-13存储器与CPU的连接方式二(部3.线选法

图2-14存储器与CPU的连接方式三（线选法）

11/22/2022单片机原理与应用3.线选法图2-14存储器与CPU的连接方式三（线选法2.4.2MCS-51控制系统中程序存储器的连接

目前EPROM、EEPROM、FlashROM存储器芯片品种、规格多，且大容量存储器芯片价格并不高。因此，在由80C31、80C32等CPU构成的单片机控制系统中，一般可根据程序代码的长短，选择相应容量的单片EPROM、EEPROM或FlashROM芯片作为系统的程序存储器，以减少控制系统芯片的数目，从而减少电路板的面积，不仅降低了成本，也提高了系统的可靠性。当使用单个存储器芯片时，存储器片选信号一般可直接接地，80C31CPU的信号接EPROM芯片输出允许端，如图2-15所示。11/22/2022单片机原理与应用2.4.2MCS-51控制系统中程序存储器的连接图2-15单片EPROM存储器芯片与8031CPU的连接11/22/2022单片机原理与应用图2-15单片EPROM存储器芯片与8031CPU的连接

由于MCS-51采用地址/数据分时复用技术，低8位地址A7～A0与数据总线D7～D0分时使用P0口引脚，因此在存储器低8位地址A7～A0之间需要加74LS573或74LS373锁存器，利用ALE地址锁存信号下降沿将低8位地址信号A7～A0锁存在74LS573或74LS373中，以便P0口作为数据总线使用。11/22/2022单片机原理与应用由于MCS-51采用地址/数据分时复用技术，低8位由于近年来集成电路制造技术、生产工艺的不断进步，在单片机芯片中内置OTPROM、FlashROM存储器已成为趋势，且价格低廉，目前市场见到的MCS-51兼容单片机芯片几乎都带有不同种类、不同容量的片内存储器器，如含有OTPROM的87C51、87C52、87C54、87C58，以及含有FlashROM的89C51、89C52、89C54、89C58等MCS-51兼容CPU不仅价格低廉，而且同系列不同品种CPU之间的价差很小。尽管89C58片内存储器容量为32KB，是89C54片内程序存储器容量的两倍，但售价仅高几元。此外，编程设备多，价格也不高。因此，在工作频率不高的MCS-51单片机控制系统中，几乎不用不带片内程序存储器的80C31、80C32芯片（在研发阶段，使用可反复擦写的89C5X/89C5XX2芯片，在批量生产阶段换上价格较低的、以OTPROM作为程序存储器的87C5X/87C5XX2芯片），无须外接程序存储器芯片，仅需考虑数据存储器和I/O端口的扩展即可。

11/22/2022单片机原理与应用由于近年来集成电路制造技术、生产工艺的不断进在MCS-51单片机系统中，外部数据存储器空间与程序存储器空间分离，对于外部数据存储器来说，通过外部数据存储器读选通信号和写选通信号访问外部RAM。因此，MCS-51系列单片机与外部RAM相连时：CPU外部数据存储器读选通信号与SRAM芯片的输出允许端相连。CPU外部数据存储器写选通信号与SRAM芯片的读写控制端相连。当系统中只有一块SRAM芯片时，片选信号或可以接地或接到未用的高位地址线上。2.4.3数据存储器的连接

11/22/2022单片机原理与应用在MCS-51单片机系统中，外部数据存储器空间与程序存储器空SRAM芯片地址线接到CPU地址线上，但连接方式比外部程序存储器ROM要灵活得多：CPU地址线编号与SRAM地址线编号不必一一对应；当有多个数据存储器芯片时，SRAM芯片的片选控制端由高位地址线译码产生，可以采用全译码法、部分译码法，甚至线选法等方式连接。SRAM数据线接到具有相同编号的CPU数据线上即可。11/22/2022单片机原理与应用SRAM芯片地址线接到CPU地址线上，但连接方式图2-16(a)MCS-51系列单片机与SRAM存储器连接的实例之一

11/22/2022单片机原理与应用图2-16(a)MCS-51系列单片机与SRAM存储器图2-16(b)MCS-51系列单片机与SRAM存储器连接的实例之二11/22/2022单片机原理与应用图2-16(b)MCS-51系列单片机与SRAM存储器图2-17MCS-51系列单片机数据存储器、扩展I/O口片选信号通用电路11/22/2022单片机原理与应用图2-17MCS-51系列单片机数据存储器、扩展I/O口片2.5操作时序

MCS-51系列单片机一个机器周期由12个振荡周期组成，分为六个状态，分别称为S1、S2、S3、S4、S5、S6，每个状态都包含P1、P2两相，如图2-19所示。振荡周期，也就是时钟周期，它是输入时钟信号频率fOSC的倒数。如果时钟信号或晶体振荡器的频率为12MHz，则振荡周期T=1/12=83ns。状态周期，即CPU从一个状态转换到另一状态所需的时间称为状态周期，一个状态周期由一个或一个以上的时钟周期组成。在MCS-51中，一个状态周期由两个时钟周期组成。机器周期指的是计算机完成一次完整的、基本的操作所需要的时间称为机器周期，MCS-51一个机器周期由六个状态周期组成，共12个振荡周期。11/22/2022单片机原理与应用2.5操作时序MCS-51系列单片机一个2.5.1对外部程序存储器的读操作时序

MCS-51系列单片机对外部程序存储器的读操作时序如图2-19所示，S1P2相开始后，地址锁存信号ALE有效，经过一个振荡周期T的延迟后，在S2P1开始时刻，P0、P2口分别送出低8位地址信息和高8位地址信息(即当前指令码所在的程序存储器单元地址)，再经过一个振荡周期，待P0口地址信息稳定后，ALE由高电平变为低电平，将P0口输出的低8位地址信息(A7～A0)锁存在74LS373锁存器中。因此，ALE信号有效时间(ALE信号脉冲宽度为TLHLL)为2T。11/22/2022单片机原理与应用2.5.1对外部程序存储器的读操作时序MC图2-19MCS-51外部程序存储器读时序

11/22/2022单片机原理与应用图2-19MCS-51外部程序存储器读时序9/24/202.5.2外部数据存储器读写时序

在读写外部数据存储器时，分别由和信号选通外部数据存储器，操作时序如图2-20所示。

11/22/2022单片机原理与应用2.5.2外部数据存储器读写时序在读写外部数图2-20(a)MCS-51对外部数据存储器读时序11/22/2022单片机原理与应用图2-20(a)MCS-51对外部数据存储器读时序9图2-20(b)MCS-51对

外部数据存储器写时序

11/22/2022单片机原理与应用图2-20(b)MCS-51对外部数据存储器写时序92.5.36时钟/机器周期模式下的时序

8XC5XX2、89C6XX2芯片每机器周期包含的时钟周期由时钟选择寄存器CKCON的X2位和位于FlashROM保密块中的时钟配置位FX2控制，如表2-5所示。这样通过修改时钟选择寄存器CKCON的X2位或保密块中的时钟选择位FX2来选择“6时钟”或“12时钟”运行模式。FX2位状态(位于FlashROM保密字节内)X2位状态(CKCON.0)CPU时钟擦除(未编程)0(默认)12时钟擦除(未编程)16时钟编程X(无效)6时钟表2-5时钟配置

11/22/2022单片机原理与应用2.5.36时钟/机器周期模式下的时序8XC时钟/机器周期模式下，扩展外部存储器或I/O端口从表2-5可以看出位于FlashROM保密字节内的系统时钟配置位FX2比CKCON寄存器内的X2位优先，即当FX2位被编程（可通过并行编程器编程或擦除）后，X2位无效，系统运行在“6时钟”模式。当FX2位未被编程时，将CKCON寄存器的X2位置1时，系统由“12时钟/机器周期”模式切换到“6时钟/机器周期”模式，在这种情况下，时序图中各信号出现顺序不变，但时间间隔与“12时钟/机器周期”标准模式相比将减小一半，指令执行时间只有原来的1/2。因此，在6时，必须注意外部存储器芯片存取速度能否满足要求，否则必须降低时钟频率。11/22/2022单片机原理与应用时钟/机器周期模式下，扩展外部存储器或I/O端口从表2-5可2.6复位及复位电路

增强型MCS-51系列单片机内部复位电路如图2-21所示，复位信号RST经内部施密特触发器整形后，进入CPU内部复位电路，RST信号高电平有效。CPU在每一个机器周期的S5P2相采样施密特触发器的输出端，若为高电平，则强迫机器进入复位状态。为了保证CPU内部各单元电路可靠复位，RST引脚维持高电平时间不能少于24个振荡周期，只要RST引脚保持高电平状态，则每隔24个振荡周期将重复一次复位操作，直到RST引脚为低电平。当RST引脚由高电平变为低电平后，机器即脱离复位状态，进入取指周期(复位后，PC=0000H，即从0000H单元取出第一条指令)。11/22/2022单片机原理与应用2.6复位及复位电路增强型MCS-51系列单图2-21增强型MCS-51系列单片机芯片内部复位电路2.6.1CPU内部复位电路11/22/2022单片机原理与应用图2-21增强型MCS-51系列单片机芯片内部复位电路22.6.2复位电路可以使用RC分立元件或μP（即微处理器）监控芯片构成MCS-51单片机芯片的外部电路。

11/22/2022单