数电-第四章p4组合逻辑电路

4

组合逻辑电路组合逻辑电路的分析组合逻辑电路的设计组合逻辑电路中的竞争常用组合逻辑集成电路组合可编程电路教学基本要求熟练掌握组合逻辑电路的分析方法和设计方法掌握编

、译

、数据选择器、数值比较器和加法器的逻辑功能及其应用；学会阅读MSI器件的功能表，并能根据设计要求完成电路的正确连接。掌握可编程逻辑器件的表示方

用PLD实现组合逻辑电路4

组合逻辑电路组合逻辑电路的一般框图L2

L =

f

(A

,

A ,…,

A

) (i=1,

2,

…,

m)i

1

2

n结构特征:1、输出、输入之间没有反馈延迟通路，2、不含 单元工作特征:组合逻辑电路工作特点:在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。=L1ABCZ=A1A2AnL1L2Lm

组合逻辑电

序

关于组合逻辑电路一.组合逻辑电路分析根据已知逻辑电路，经分析确定电路的逻辑功能。二.组合逻辑电路的分析步骤：1、由逻辑图写出各输出端的逻辑表达式；2、化简和变换逻辑表达式；3、列出真值表；4、根据真值表或逻辑表达式，经分析最后确定其功能。4.1

组合逻辑电路分析三、组合逻辑电路的分析举例例1分析 逻辑电路的功能。=1=1LCA

BZ解：1.根据逻辑图写出输出函数的逻辑表达式L

Z

C

(

A

B

A

B

C列

值表。确定逻辑功能：电路具有奇校验功能如要实现偶校验，电路应做何改变？4.1

组合逻辑电路分析A

B

CZ

A

BL

(

A

B

C)0

0

0000

0

10

1

001110

1

1101

0

0111

0

11

1

010001

1

101BA1CYXZ11&&&&&&例2

试分析下图所示组合逻辑电路的逻辑功能。解：1、根据逻辑电路写出各输出端的逻辑表达式，并进行化简和变换。X

=AY

AB

ABZ

AC

AC

4.1

组合逻辑电路分析

3、列 值表真值表

AB

AB

AC

AC2、表达式变换X

=

AABCXYZ000000001001010010011011100111101110110101111100Y

AB

ABZ

AC

AC

4.1

组合逻辑电路分析

BA1CYXZ11&&&&&&4、确定电路逻辑功能这个电路逻辑功能是对输入的二进制码求反码。最

为符号位，0表示正数，1表示负数，正数的反码与原码相同；负数的数值部分是在原码的基础上逐位求反。真值表ABCXYZ0000000010010100100110111001111011101101011111004.1

组合逻辑电路分析BACYXZ11&&1&&&&，Z2Z3SABZ1C&&&&1ABA

ABB

AB输

入输

出ABS

C0

00

11

01

1一个双输入端、双输出端的组合逻辑电路分析该电路的功能。解：1.写出输出逻辑表达式S

Z2

Z3

Z2

Z3

A

AB

B

AB

A(A

B)

B(A

B)

AB

AB

A

BC

Z1

AB列 值表。确定逻辑功能：半加器0

01

01

00

1练习练习练习练93页4.1.3）练93页）4.1.4分析图题所示逻辑电路的功能4.1.5分析图题所示逻辑电路的功能练93页4.1.6）4.1.6分析图题所示逻辑电路的功能一、组合逻辑电路的设计：根据实际逻辑问题，求出所要求逻辑功能的最简单逻辑电路。二、组合逻辑电路的设计步骤1、逻辑抽象：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义；2、根据逻辑描述列出真值表；3、由真值表写出逻辑表达式;4、根据器件的类型,简化和变换逻辑表达式;5、画出逻辑图。4.2

组合逻辑电路的设计设计原则：最简（要求所用器件的种类和数量都尽可能少，且器件之间的连线也最少)。4.2

组合逻辑电路的设计例1

某火车站有特快、直快和慢车三种类型的客运列车进出，试用两输入与非门和反相器设计一个指示列车等待进站的逻

辑电路，3个指示灯一、二、三号分别对应特快、直快和慢车列车的优先级别依次为特快、直快和慢车，要求当特快列车

请求进站时，无论其它两种列车是否请求进站，一号灯亮。

当特快没有请求，直快请求进站时，无论慢车是否请求，二

号灯亮。当特快和直快均没有请求，而慢车有请求时，三号灯亮。4.2

组合逻辑电路的设计解：(1)

逻辑抽象输入信号:I0、I1、I2分别为特快、直快和慢车的进站请求信号且有进站请求时为1，没有请求时为0。输出信号:L0、L1、L2分别为3个指示灯的状态，且灯亮为1，灯灭为0。输

入输

出I0I1I2L0L1L20000001××10001×010001001根据题意列出真值表(2)

写出各输出逻辑表达式L0

=

I0L1

I

0

I1L2

I

0

I1

I

24.2

组合逻辑电路的设计输

入输

出I0I1I2L0L1L20000001××10001×010001001真值表L0

I

0L1

I

0

I1L2

I

0

I1

I

2(3)

根据要求将上式变换为与非形式4.2

组合逻辑电路的设计(4)

根据输出逻辑表达式画出逻辑图L0

I

0L1

I

0

I1L2

I

0

I1

I

2I0L0L1I1I2L2&111&&114.2

组合逻辑电路的设计例2

试设计一个码转换电路，将4位格雷码转换为自然二进制码。可以采用任何逻辑门电路来实现。解：(1)

明确逻辑功能，列出真值表。设输入变量为G3、G2、G1、G0为格雷码，输出变量为B3、B2、B1和B0为自然二进制码。（2）当输入格雷码按照从0到15递增排序时，可列出逻辑电路真值表4.2

组合逻辑电路的设计输入输出输入输出G3

G2

G1

G0B3

B2

B1

B0G3

G2

G1

G0B3

B2

B1

B000000000110010000001000111011001001100101111101000100011111010110110010010101100011101011011110101010110100111100100011110001111逻辑电路真值表4.2

组合逻辑电路的设计B3G2G30000111100001111B2G0G2G3G1G10000000011111111G0(3)

画出各输出函数的卡诺图，并化简和变换。B3

G3B2

G3

G2

G3

G24.2

组合逻辑电路的设计B1

G3

G2

G1

G3

G2

G1

G3

G2

G1

G3

G2

G1

G3

G2

G3

2

1

3

2G

G

G

G

G3

2

1G

G

G3

G2

G1B0

G3

G2

G1

G0001

11

100001

11

100B1B0G2G3G10101101001011010B0G0G2G3G14.2

组合逻辑电路的设计(4)

根据逻辑表达式，画出逻辑图=1B3B2B1B0G0G1G2G3=1=14.2

组合逻辑电路的设计练某董事会有一位董事长和三位董事，就某项议题进行表决，当满足以下条件时决议通过：有三人或三人以上同意；或

者有两人同意，但其中一人必须是董事长。试用两输入与

非门设计满足上述要求的表决电路。解1)

逻辑抽象。设：输入：A、B、C、D，A代表董事长，B、C、D代表董事A、B、C、D为1表示同意，0表示不同意；输出：LL＝1，代表决议通过，L＝0，代表不通过。2)

列出真值表；4.2

组合逻辑电路的设计CD00

01

11

10LAB列出真值表用卡诺图化简得L最简式BCD000000010010AB111111100111ADL

=

AB

+

AC

+

AD

+

BCD4)画出由与非门组成的逻辑电路。输

入出输

入出ABCDLABCDL000001000000010100110010010101001101011101000110010101011011011001110101111111114.2

组合逻辑电路的设计L

=

AB+

AC

+

AD

+BCD4)画出由与非门组成的逻辑电路。L

AB

AC

AD

B

CD4.2

组合逻辑电路的设计练习2某工厂有A、B、C三台设备，其中A和B的功率相等，C的功率是A的两倍。这些设备由X和Y两台发电机供电，发电机X的最大输出功率等于A的功率，发电机Y的最大输出功率是X的三倍。要求设计一个逻辑电路，能够根据各台设备的运转和停止状态，以最节约能源的方式启、停发电机。解1)

逻辑抽象。2)

列出真值表;设备发电机启动：1停止：04.2

组合逻辑电路的设计列出真值表用卡诺图求输出X、Y最简式；YA00011010AX

BC0100

01

11

1001BC00

01

11

100

1

1

00

1

1

1X

ABC

ABC

ABCY

=

AB

+

C输入输出ABCXY00000001010101001101100101010111001111114.2

组合逻辑电路的设计ABC1&1X1&≥1&&≥1Y4)

画出逻辑图。X

ABC

ABC

ABCY

=

AB

+

C4.2

组合逻辑电路的设计4.3组合逻辑电路中的竞争产生竞争

的原因消去竞争

的方法4.3.1

产生竞争 的原因1、1（1）如不考虑门的延A迟时间，L=0。1（2）如考虑门的延迟时间：11L=A

AG1G2&（a）AALtpd（b）G12、0（2）如考虑门的ALpd竞争 就是因信号传输延迟时间不同，而引起输出逻辑错误的现象。（“0 ”和“1 ”统称 ，是一种干扰延脉冲，有可能引起后级电路的错误动作。竞争：在组合电路中，信号经由不同的路径达到某一会合点的时间有先有后的现象;：由于竞争而引起电路输出发生瞬间错误现象。表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。3、 现象的识别，可采用代数法来判断一个组合电路是否存在方法为：写出组合逻辑电路的逻辑表达式，当某些逻辑变量取特定值（0或1）时，如果表达式能转换为：L

AA则存在1；。L

A

A则存在04.3.1

产生竞争 的原因能出现竞争4.3.2

消去竞争

的方法1、发现并消掉互补变量例如，F

(A

B)(A

C

)若直接根据这个逻辑表达式组成逻辑电路，则可。因为B

=C

=0时，F

AA。将该式变换为

F

AC

AB

BC

，将AA消掉。根据这个表达式组成逻辑电路就不会出现竞争

。2.增加乘积项,避免互补项相加AACBCCB≥1&&1

L，当A=B=1时，根据逻辑表达式有L

AC

BCL

C

C

1当A=B=1时L

C

CL

AC

BCL

AC

BC

ABAB1A00

0

0

10

1

1

1L

BC0001

11

104.3.2

消去竞争

的方法2、增加乘积项。≥1&G4G2G1G3G5AACCBL

AC

BC

AB1&&图4.3.511L

AC

BC

AB当A=B=1时，G5输出为1，G4输出亦为1

；消除了C跳变时对输出状态的影响，从而消去了竞争4.3.2

消去竞争

的方法LC(a)(b)RoL4~20pF，3、输出端并联电容器如果逻辑电路在较慢速度下工作，为了消去竞争可以在输出端并联一电容器，其容量为4～20pF之间。致使输出波形上升沿和下降沿变化比较缓慢，可对于很窄的负跳变脉冲起到平波的作用。在对波形要求较严格时，应再加整形电路。4.3.2

消去竞争 的方法4.4

若干典型的组合逻辑集成电路编译

/数据分配器数据选择器数值比较器算术运算电路编

(Encoder)的概念与分类编码：赋予二进制代码特定含义的过程称为编码。如：8421BCD码中，用1000表示数字8如：ASCII码中，用1000001表示字母A等编 ：具有编码功能的逻辑电路。4.4.1

编编 的逻辑功能：能将每一个编码输入信号变换为不同的二进制的代码输出。：将8个输入的信号分别编成8个3位二进：将10个编码输入信号分别编成10个4位码输如BCD编出如8线-3线编制数码输出。4.4.1

编编的分类：普通编和优先编。普通编：任何时候只允许输入一个有效编码信号，否则输出就会发生。优先编：允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编能按预先设定的优先级别，只对其中优先权最高的一个进行编码。4.4.1

编二进制编的结构框图4.4.1

编1、编 的工作原理普通二进制编I0I1Yn-1Y0Y12

1I

n二进制编n2个输入n

位二进制码输出1、编 的工作原理1）普通4

线─2线编（1）逻辑框图10I0YI1I2YI34输入二进制码输出Y1

I0

I1

I2

I3

I0

I1

I2

I3Y0

I0

I1

I2

I3

I0

I1

I2

I34.4.1

编设：编码请求：高有效I0的代码：00I1的代码：01I2的代码：10I3的代码：11I0I1I2I3Y1Y0100000010001001010000111（2）逻辑功能表I0I1I2I31111&&&≥Y0Y1&≥Y1

I0

I1

I2

I3

I0

I1

I2

I3Y0

I0

I1

I2

I3

I0

I1

I2

I34.4.1

编（3）逻辑图该电路是否可以再简化？当所有的输入都为1时，Y1Y0

=

？Y1Y0

=00无法输出有效编码。结论：普通编不能同时输入两个以上的有效编码信号I0I1I2I31111&&&≥Y0Y1&≥I2

=I3

=1,I1=I0=0时，1

0Y

Y =？1

0Y

Y =

004.4.1

编输

入输

出I0I1I2I3Y1Y0100000×10001××1010×××111高低4.4.1

编2）优先编

线(4─2

线优先编

)（设计）输入编码信号高电平有效，输出为二进制代码输入编码信号优先级从高到低为

I3

~

I0输入为编码信号I3

I0

输出为Y1

Y0（1）列出功能表

（2）写出逻辑表达式Y1

=

I2

I3

+I3Y0

=

I1

I2

I3

+I3（3）画出逻辑电路（略）2356890S0S11S2S3S44S5S6S77S8S9VCC1kΩ×10&&&&≥1&GSDCBA十个按键输出代码控制使能标志例4.4.1

键盘输入8421BCD码编（1）逻辑图输

入输

出S0S1S2S3S4S5S6S7S8S9ABCDGS111111111100000111111111010011111111110110001111111101101111111111011101101111110111101011111101111101001111011111100111110111111100101101111111100011011111111100001（2）功能表该编为输入低电平有效例4.4.1

键盘输入8421BCD码编2

集成电路编优先编

CD4532的示意框图、引脚图1Y2I0I1I2I3I4I5I6I7EIEOGSCD4532Y0Y11621531441351261171089I4I5I6I7EIY2Y1GNDVCCEOGSI3I2I1I0Y0

4.4.1

编

I211111111111≥1≥1≥1≥1≥1≥1≥1&&1&1&&1≥1≥1&1G1EO11&I1I7I6I5I4I3I0EIY2Y1Y0CD4532电路图8个信号输入端I0～I71个使能输入端EI3个编码输出端Y2～Y01个编

工作状态标志GS1个输出使能标志EO

4.4.1

编

输

出Y0

GS

EOLLLLLHHHLLHLHHLLHLHHLLHLHHLLHL为什么要设计GS、EO输出信号？

优先编

CD4532功能表EI=1，电路工作，输入0~7分别有高电平输入时，Y2

Y1

Y0为0~7的编码输出，GS

=1

，EO

=0。EI

I7

I6

I5

I4

I3

I2

I1

I0

Y2

Y1L

×

×

×

×

×

×

×

×

L

LH

L

L

L

L

L

L

L

L

L

LH

H

×

×

×

×

×

×

×

H

HH

L

H

×

×

×

×

×

×

H

HH

L

L

H

×

×

×

×

×

H

LH

L

L

L

H

×

×

×

×

H

LH

L

L

L

L

H

×

×

×

L

HH

L

L

L

L

L

H

×

×

L

HH

L

L

L

L

L

L

H

×

L

LH

L

L

L

L

L

L

L

H

L

L用二片CD4532构成16线-4线优先编,其逻辑图如下图所示，试分析其工作原理。。EI2EO2EI1EO111

10

9A8A

A

A

A A

A

A15

14

13

127

6

5

4

3

2

1

0