数字逻辑设计及应用习题-7章

习题7.4S-R锁存器原理图：通信与信息工程学院DSP教研室范玉衡、钟阳1/31QQNRS00011011S

R维持原态01100*0*QQN真值表习题7.4通信与信息工程学院DSP教研室范玉衡、钟阳2/31QQNRS习题7.5通信与信息工程学院DSP教研室范玉衡、钟阳3/31QQNRS在S-R锁存器中，当S和R都为1时，Q与QN都被强制为0。一旦取消某一个输入，则两个输出重新回到通常的互补状态。但是，若两个输入同时取消，则锁存器将进入振荡状态或亚稳态。习题7.5通信与信息工程学院DSP教研室范玉衡、钟阳4/31QQNRS习题7.6通信与信息工程学院DSP教研室范玉衡、钟阳5/31ENQTQ具有使能端的T触发器ENQnQn+1000011101110DCLKQQL001110X0保

持X1保

持DQCLKQD触发器习题7.6通信与信息工程学院DSP教研室范玉衡、钟阳6/31DQnQn+1T0000010110111110习题7.7通信与信息工程学院DSP教研室范玉衡、钟阳7/31JKQnQn+1T00000110010001011001111011011101习题7.8通信与信息工程学院DSP教研室范玉衡、钟阳8/31S-R锁存器真值表00011011S

R维持原态01100*0*QQN74x74D触发器真值表PR_LCLR_LDQQN00X0*0*01X1010X011100111110习题7.8通信与信息工程学院DSP教研室范玉衡、钟阳9/31习题7.10通信与信息工程学院DSP教研室范玉衡、钟阳10/31JKQ00011011保持清0置1翻转功能表主从J-K触发器74x74D触发器真值表PR_LCLR_LDQQN00X0*0*01X1010X011100111110习题7.10通信与信息工程学院DSP教研室范玉衡、钟阳11/31当有效边沿到来时，触发器的状态可由J-K输入状态决定，所以等价于用边沿D触发器来设计边沿J-K触发器。习题7.10通信与信息工程学院DSP教研室范玉衡、钟阳12/31注意：当在C=1高电平期间，JK发生变化的话，此时当C由1变为0时，触发器的输出状态就应考虑整个C=1期间的JK输入的变化过程。也就是考虑主从J-K触发器的“1钳位”和“0钳位”特征。此时，不能用边沿的D触发器来进行设计。习题7.12通信与信息工程学院DSP教研室范玉衡、钟阳13/31激励方程：输出方程：习题7.12通信与信息工程学院DSP教研室范玉衡、钟阳14/31激励/转移表状态/输出表Q1Q2X01001011011010100001111010Q1*Q2*SXZ01ACD1BCC0CAB1DCC1S*习题7.18通信与信息工程学院DSP教研室范玉衡、钟阳15/31激励方程：习题7.18通信与信息工程学院DSP教研室范玉衡、钟阳16/31激励/转移表Q2Q1Q0Q2*Q1*Q0*000100001000010101011001100010101110110111111011状态表SS*AEBACFDBECFGGHHD习题7.20通信与信息工程学院DSP教研室范玉衡、钟阳17/31激励方程：输出方程：习题7.20通信与信息工程学院DSP教研室范玉衡、钟阳18/31激励/转移表状态/输出表Q1Q2XY000110110000100010010111011110110010001110011101Q1*Q2*SXY00011011AA,1C,1A,0C,0BB,0D,0B,0D,0CD,1A,1C,0A,0DC,0B,0D,0B,0S*,Z习题7.21状态A：未包含。状态B：当且时，将同时向状态A和C转移；当且时，将同时向状态A和B转移；当且时，将同时向状态A和D转移。状态C：正确。状态D：未包含；

被重复包含。通信与信息工程学院DSP教研室范玉衡、钟阳19/31习题7.41由上图可得功能表如下：通信与信息工程学院DSP教研室范玉衡、钟阳20/31CDQ*QN*100111100XQQN由功能表可看出，与D锁存器一致。习题7.41少了一个反相器。上图中，D只需驱动1个与非门；而课本上，D需驱动2个与非门。所以相比课本上的图，上图可以降低D输入端的输入驱动能力。通信与信息工程学院DSP教研室范玉衡、钟阳21/31习题7.43通信与信息工程学院DSP教研室范玉衡、钟阳22/31

习题7.46通信与信息工程学院DSP教研室范玉衡、钟阳23/31状态/输出表Q1Q2XZ010001100011101011010011001110Q1*Q2*由于使用的是D触发器，所以状态/输出表也等价于转移/激励表。习题7.46通信与信息工程学院DSP教研室范玉衡、钟阳24/31对于D1：0001111001111Q1Q2X习题7.46通信与信息工程学院DSP教研室范玉衡、钟阳25/31对于D2：0001111001111111Q1Q2X习题7.46通信与信息工程学院DSP教研室范玉衡、钟阳26/31对于输出Z：000111100111Q1Q2X习题7.52通信与信息工程学院DSP教研室范玉衡、钟阳27/31Q1Q2XYZ0001101100000101101010110101101010111100011110000010Q1*Q2*状态/输出表输出方程：习题7.52通信与信息工程