电工学-第12章组合逻辑电路课件

第12章组合逻辑电路12.1集成基本门电路12.2集成复合门电路12.3组合逻辑电路的分析12.4组合逻辑电路的设计12.5编码器12.6译码器*12.7通用阵列逻辑下一章上一章返回主页1第12章组合逻辑电路12.1集成基本门电路一、或门电路12.1集成基本门电路＋UABF≥1ABF011100011011A

BF

真值表F＝A＋BA＋0

=

AA＋1

=

1A＋A

=

AA＋A=1或运算（逻辑加）或逻辑和或门2大连理工大学电气工程系一、或门电路12.1集成基本门电路＋UABF≥信号输入端信号控制端当B=0时，F=A门打开当B=1时，F=1

门关闭

或门还可以起控制门的作用≥1ABF3大连理工大学电气工程系信号输入端信号控制端当B=0时，F=A信号输入端信号控制端当B=0时，F=A门打开当B=1时，F=1

门关闭

或门还可以起控制门的作用≥1ABF4大连理工大学电气工程系信号输入端信号控制端当B=0时，F=A例12.1.1下图所示为一保险柜的防盗报警电路。保险柜的两层门上各装有一个开关S1和S2。门关上时，开关闭合。当任一层门打开时，报警灯亮，试说明该电路的工作原理。+5V≥1S1S21kΩ1kΩ30ΩEL分析：开关S1和S2任一个打开时，报警灯亮。5大连理工大学电气工程系例12.1.1下图所示为一保险柜的防盗二、与门电路F＝A·BA·0

=

0A·1

=

AA·A

=

A000100011011AB＋UFA

BF

真值表A·A=0&ABF与运算（逻辑乘）与逻辑和与门6大连理工大学电气工程系二、与门电路F＝A·B000A＋UFAB当B=1时，F=A门打开当B=0时，F=0

门关闭信号输入端

与门也可以起控制门的作用&ABF信号控制端7大连理工大学电气工程系当B=1时，F=A门打开当B三、非门电路A＋UFR1AF0110F=A非运算（逻辑非）AF

真值表0=11=

0A=A非逻辑和非门8大连理工大学电气工程系三、非门电路A＋UFR1AF01F=A非运算A12.2集成复合门电路TTL电路CMOS电路CT1000通用系列CC0000~CC4000CT2000高速系列CT4000低功耗系列CT30009大连理工大学电气工程系12.2集成复合门电路TTL电路CMOS电路CT1一、或非门电路F≥1AB100000011011A

BF真值表F

=

A＋B或非门10大连理工大学电气工程系一、或非门电路F≥1A100ABCMOS或非门原理电路A=0，B=0，F=1

PMOS1

和PMOS2

导通NMOS1

和NMOS2

截止A=0，B=1，F=0PMOS1

和NMOS2导通NMOS1

和PMOS2

截止A=1，B=0，F=0NMOS1

和PMOS2导通PMOS1

和NMOS2截止A=1，B=1，F=0

PMOS1

和PMOS2

导通NMOS1

和NMOS2

截止CMOS或非门NMOS2PMOS1PMOS2FANMOS1DDDDSSSS+UB11大连理工大学电气工程系CMOS或非门原理电路A=0，B=0，F=二、与非门电路F&AB111000011011A

BF真值表F

=

A·

B与非门12大连理工大学电气工程系二、与非门电路F&A100ABTTL与非门原理电路A=0，B=0，A=0，B=1，A=1，B=0，F=1T1

处于饱和状态T3

导通T2

和T4

处于截止状态A=1，B=1，T1和T3处于截止状态T2和T4处于饱和导通F=0TTL与非门+5VT4RB1RC2RC3ABFT1T2T3RE23.6V0V13大连理工大学电气工程系TTL与非门原理电路A=0，B=0，F=三、三态与非门逻辑符号逻辑功能:F&ABE

ENE=0F=ZE=1

F=A·BE=1

F=ZE=

0

F=A·BF&ABE

EN14大连理工大学电气工程系三、三态与非门逻辑符号逻辑功能:F&AENE=0例12.2.1试利用与非门来组成非门、与门和或门。(b)与门(c)或门(a)非门F=A·A=AF=A·B=A·BF=A·B=A+B解：&AF&&&FAB&&FAB15大连理工大学电气工程系例12.2.1试利用与非门来组成非门、与门和或门。(12.3组合逻辑电路的分析一、组合逻辑电路由输入变量(即A和B)开始，逐级推导出各个门电路的输出，最好将结果标明在图上。二、分析步骤(2)利用逻辑代数对输出结果进行变换或化简。三、逻辑代数简介

由门电路组成的逻辑电路叫组合逻辑电路。逻辑变量只取0、1

两个值。16大连理工大学电气工程系12.3组合逻辑电路的分析一、组合逻辑电路由输入变量公式名称公式内容自等律A+0=AA·1=A0-1律A+1=1A·0=0重叠律A+A=AA

·A=A互补律A+

A=1A·A=0复原律A=A表12.3.1逻辑代数的基本公式（1）17大连理工大学电气工程系公式名称公式内容自等律A+0=A0-1律A+1=1公式名称公式内容交换律结合律分配律吸收律

反演律(摩根定律)A+B=B+AA

·B=B·AA+(B+C)=B+(C+A)=C+(A+B)A·(B

·

C)=B

·(C

·

A)=C

·(A

·

B)A+(B·C)=(A+B)·(A+C)A

·(B

+

C)=(A·B)+(A·C)A+(A·B)=AA

·(A

+

B)=A

A·B=A+B

A+B=A·B

表12.3.1逻辑代数的基本公式（2）18大连理工大学电气工程系公式名称公式内容交换B·AB00011011A·ABAB异或门F=A·ABB·AB=AB＋AB=A(A＋B)＋B(A＋B)=A·AB＋B·AB=ＡＢ例12.1分析图示逻辑电路的功能。

0110ABF真值表ABF&&&&A·AB·B·AB解：19大连理工大学电气工程系B·AB00A·ABAB异或门F=AF=AB+AB=AB+AB=AB

异或门=1ABF1=1ABF

1F=1ABF

同或门=20大连理工大学电气工程系F=AB+AB=AB+AB=A名称逻辑符号逻辑表达式或门与门非门或非门与非门表12.3.3常用门电路的逻辑符号和逻辑表达式≥1ABF&ABFF&ABF≥1AB1AFF=A＋BF=A·BF=A

F=

A·

B

F=

A＋B

21大连理工大学电气工程系名称逻辑符号逻辑表达式或门与门非门或非门例12.3.1

分析图示密码锁电路的密码。S+5VABCDEF1F2111ABCDEF1=1·ABCDE=1——开锁信号。10101=

1——报警信号。11111密码为：10101。ABCDEF2=1·ABCDE解：

22大连理工大学电气工程系例12.3.1分析图示密码锁电路的密码。S+512.4组合逻辑电路的设计一、半加器(1)根据逻辑功能列出真值表00101001ABFC00011011两个一位二进制数本位和进位位23大连理工大学电气工程系12.4组合逻辑电路的设计一、半加器(1)根据逻辑(3)根据逻辑表达式画出逻辑电路&CABF=1ABFCCO∑半加器(2)根据真值表写出逻辑表达式本位和

进位位

C=A

BF=AB+AB=

AB24大连理工大学电气工程系(3)根据逻辑表达式画出逻辑电路&CABF=1AFC二、全加器(1)根据逻辑功能列出真值表Ai

Bi

Ci-1Fi

Ci0001101101010101两个n位二进制数中的一位本位和进位位0

0

10

10

0

110

0

10

111Fi

=Ai

BiCi－1＋AiBiCi－1＋AiBiCi－1＋AiBiCi－1Ci

=AiBiCi－1＋AiBiCi－1＋AiBiCi－1＋AiBiCi－1(2)根据真值表写出逻辑表达式25大连理工大学电气工程系二、全加器(1)根据逻辑功能列出真值表AiB(3)化简或变换逻辑式=(AiBi＋AiBi

)Ci－1=(Ai

Bi

)Ci－1=（Ai

Bi）

Ci－1=(Ai

Bi

)Ci－1+

AiBi

=

Ai

Bi

Ci－1

＋(AiBi＋AiBi

)Ci－1

＋(Ai

Bi

)Ci－1=(Ai

Bi

＋AiBi

)Ci－1＋AiBi

(Ci－1＋Ci－1)Fi

=AiBiCi－1＋AiBiCi－1＋AiBiCi－1＋AiBiCi－1Ci=AiBiCi－1＋AiBiCi－1＋AiBiCi－1＋AiBiCi－126大连理工大学电气工程系(3)化简或变换逻辑式=(AiBi＋AiBi)(4)根据逻辑表达式画出逻辑电路AiBiAiBi

Fi

Ci

COAiBi∑1(Ai

Bi

)

Ci－１(Ai

Bi

)

Ci－1CO∑Ci－1Fi

=

Ai

Bi

Ci－1Ci=（Ai

Bi）Ci－1+

AiBi

Ai

Bi

Ci－1Fi

Ci

∑CICO全加器全加器27大连理工大学电气工程系(4)根据逻辑表达式画出逻辑电路AiBiAiBiF4位全加器逻辑图：ΣΣΣΣCICOCICOCICOCICOF4F3F2F1C4C3C2C1C0A4B4A3B3A2B2A1B14位全加器逻辑图28大连理工大学电气工程系4位全加器逻辑图：ΣΣΣΣCICOCICO12.5编码器控制信息编码器二进制代码编码器的分类可实现编码功能的组合逻辑电路。普通编码器优先编码器二进制编码器二-十进制编码器29大连理工大学电气工程系12.5编码器控制信息编码器二进制代码编码器的分类一、普通编码器每次只允许输入一个控制信息的编码器。

1.二进制编码器将输入信号编成二进制代码的电路。2n个n位编码器高低电平信号二进制代码30大连理工大学电气工程系一、普通编码器每次只允许输入一个控制信息的编码器。当n=2时，即为4线－2线编码器：

四个需要编码的信号

两位二进制代码F1F2A0A1A2A3二进制编码器0001101

1输入F1

F2A0A3A1A24线-2线编码器31大连理工大学电气工程系当n=2时，即为4线－2线编码器：四个需要2.二－十进制编码器（BCD码）十进制数0~9：0000~1001

（8421BCD码）例如十进制数357用二进制数表示为：001101010111键控二－十进制编码器:输入端：十个按键A0~A9输出端：F1~F435732大连理工大学电气工程系2.二－十进制编码器（BCD码）键控二－十进制编码器:表12.5.2编码器真值表A0A1A2A3A4A5A6A7A8A9F4F3F2F101111111110000

10111111110001

1101111111001011101111110011111101111101001111101111010111111101110110

11111110110111

1111111101100011111111101001编码器表达式F1

=A1

A3

A5

A7

A9F2

=A2

A3

A6

A7

F3

=A4

A5

A6

A7

F4

=A8

A933大连理工大学电气工程系表12.5.2编码器真值表A0A1A2A编码器电路A0&

≥1&G4&G1&G3&G21kΩ×10F4F3F1F2+5VSELA4A5A6A7A8A9A3A2A1G5G634大连理工大学电气工程系编码器电路A0&≥1&&&&1kΩ×1当有键按下时，S=1灯亮当所有键未按下时，S=0灯不亮区分：当所有键都未按下时，输出

0000当A0键按下时，输出0000S=A0

·F1+F2+F3+F4

=A0

+F1+F2+F3+F435大连理工大学电气工程系当有键按下时，S=1灯亮当所有键未按下时，S=表12.5.2优先权编码器真值表如果同时有多个信号输入，输出的是数码大的输入信号对应的代码。二、优先权编码器A1A2A3A4A5A6A7A8A9F4F3F2F111111111111110111111111110Ø011111111101Ø

Ø

01111111100ØØ

Ø

0111111011ØØ

Ø

Ø011111010Ø

Ø

Ø

Ø

Ø

01111001Ø

Ø

Ø

Ø

Ø

Ø

0111000Ø

Ø

Ø

Ø

Ø

Ø

Ø010111Ø

Ø

Ø

Ø

Ø

Ø

Ø

Ø

0011036大连理工大学电气工程系表12.5.2优先权编码器真值表如果同时有多二、优12.6译码器将具有特定含义的二进制代码变换成一定n位二进制代码输入2n种状态2n种输出译码器二进制数代码按其编码时的原意翻译成对应的信号输出一、二进制译码器的输出信号，以表示二进制代码的原意，这一实现译码功能的组合电路为译码器。过程称为译码。37大连理工大学电气工程系12.6译码器将具有特定含义的二进制n=2时即为2线－4线译码器：

F1＝E

A2Ａ1A2A1F1F2F3F4E111F3＝E

A2Ａ1F2＝E

A2Ａ1

F4＝E

A2Ａ1Ø

Ø

00011011低电平译码

EA1

A2

F1

F2F3

F410功能表11110111101111011110=E+A1+A2=E+A1+A2译码器电路=E+A1+A2=E+A1+A238大连理工大学电气工程系n=2时即为2线－4线译码器：F1＝E二、显示译码器1.数码显示器共阳极共阴极abcdefg＋UCCabcde

fgLED显示器的两种接法abdefgcfgabedch39大连理工大学电气工程系二、显示译码器1.数码显示器共共a二、显示译码器输入输出A4A3A2A1

abcdefg显示0000

000100100011010001010110011110001001表12.6.2显示译码器功能表1111110011000011011011111001011001110110111011111111000011111111111011012345678940大连理工大学电气工程系二、显示译码器输入输出显示译码器的连接图+UCCabcdefgA4A3A2A1BCD码输入显示译码器LED显示器显示译码器41大连理工大学电气工程系显示译码器的连接图+UCCaA4BCDLED显示器*12.7通用阵列逻辑PLD与门阵列或门阵列——或门实现或运算——与门实现与运算与门和或门通常改用示意符号表示。&ABF≥1ABCF≥1FABCABC&F或门的示意画法42大连理工大学电气工程系*12.7通用阵列逻辑PLD与门阵列或门阵列——或与门阵列和或门阵列≥1≥1≥1≥1╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳A4A3A2A1F1F2F3F4&&&&&&&&&&&&&&&&43大连理工大学电气工程系与门阵列和或门阵列≥1≥1≥1≥1╳╳╳╳╳╳╳╳╳╳╳PLD不但可以实现组合逻辑电路的功能，而且可以实现时序逻辑电路的功能。输出F1和F2就是上述Fi

和Ci

的表达式。加法器的逻辑表达式:电路的功能：加法器。Fi

=AiBiCi－1＋AiBiCi－1＋AiBiCi－1＋AiBiCi－1Ci=AiBiCi－1＋AiBiCi－1＋AiBiCi－1＋AiBiCi－144大连理工大学电气工程系PLD不但可以实现组合逻辑电路的功能，PLD分类现场可编程逻辑阵列FPLA可编程阵列逻辑PAL通用阵列逻辑GAL可擦除的可编程逻辑阵列EPLA现场可编程门阵列FPGA在系统可编程逻辑器件ISP-PLD45大连理工大学电气工程系PLD分类现场可编程逻辑阵列FPLA可编程阵列逻辑P第12章

结束

下一章上一章返回主页46大连理工大学电气工程系第12章

结束下一章上一章返第12章组合逻辑电路12.1集成基本门电路12.2集成复合门电路12.3组合逻辑电路的分析12.4组合逻辑电路的设计12.5编码器12.6译码器*12.7通用阵列逻辑下一章上一章返回主页47第12章组合逻辑电路12.1集成基本门电路一、或门电路12.1集成基本门电路＋UABF≥1ABF011100011011A

BF

真值表F＝A＋BA＋0

=

AA＋1

=

1A＋A

=

AA＋A=1或运算（逻辑加）或逻辑和或门48大连理工大学电气工程系一、或门电路12.1集成基本门电路＋UABF≥信号输入端信号控制端当B=0时，F=A门打开当B=1时，F=1

门关闭

或门还可以起控制门的作用≥1ABF49大连理工大学电气工程系信号输入端信号控制端当B=0时，F=A信号输入端信号控制端当B=0时，F=A门打开当B=1时，F=1

门关闭

或门还可以起控制门的作用≥1ABF50大连理工大学电气工程系信号输入端信号控制端当B=0时，F=A例12.1.1下图所示为一保险柜的防盗报警电路。保险柜的两层门上各装有一个开关S1和S2。门关上时，开关闭合。当任一层门打开时，报警灯亮，试说明该电路的工作原理。+5V≥1S1S21kΩ1kΩ30ΩEL分析：开关S1和S2任一个打开时，报警灯亮。51大连理工大学电气工程系例12.1.1下图所示为一保险柜的防盗二、与门电路F＝A·BA·0

=

0A·1

=

AA·A

=

A000100011011AB＋UFA

BF

真值表A·A=0&ABF与运算（逻辑乘）与逻辑和与门52大连理工大学电气工程系二、与门电路F＝A·B000A＋UFAB当B=1时，F=A门打开当B=0时，F=0

门关闭信号输入端

与门也可以起控制门的作用&ABF信号控制端53大连理工大学电气工程系当B=1时，F=A门打开当B三、非门电路A＋UFR1AF0110F=A非运算（逻辑非）AF

真值表0=11=

0A=A非逻辑和非门54大连理工大学电气工程系三、非门电路A＋UFR1AF01F=A非运算A12.2集成复合门电路TTL电路CMOS电路CT1000通用系列CC0000~CC4000CT2000高速系列CT4000低功耗系列CT300055大连理工大学电气工程系12.2集成复合门电路TTL电路CMOS电路CT1一、或非门电路F≥1AB100000011011A

BF真值表F

=

A＋B或非门56大连理工大学电气工程系一、或非门电路F≥1A100ABCMOS或非门原理电路A=0，B=0，F=1

PMOS1

和PMOS2

导通NMOS1

和NMOS2

截止A=0，B=1，F=0PMOS1

和NMOS2导通NMOS1

和PMOS2

截止A=1，B=0，F=0NMOS1

和PMOS2导通PMOS1

和NMOS2截止A=1，B=1，F=0

PMOS1

和PMOS2

导通NMOS1

和NMOS2

截止CMOS或非门NMOS2PMOS1PMOS2FANMOS1DDDDSSSS+UB57大连理工大学电气工程系CMOS或非门原理电路A=0，B=0，F=二、与非门电路F&AB111000011011A

BF真值表F

=

A·

B与非门58大连理工大学电气工程系二、与非门电路F&A100ABTTL与非门原理电路A=0，B=0，A=0，B=1，A=1，B=0，F=1T1

处于饱和状态T3

导通T2

和T4

处于截止状态A=1，B=1，T1和T3处于截止状态T2和T4处于饱和导通F=0TTL与非门+5VT4RB1RC2RC3ABFT1T2T3RE23.6V0V59大连理工大学电气工程系TTL与非门原理电路A=0，B=0，F=三、三态与非门逻辑符号逻辑功能:F&ABE

ENE=0F=ZE=1

F=A·BE=1

F=ZE=

0

F=A·BF&ABE

EN60大连理工大学电气工程系三、三态与非门逻辑符号逻辑功能:F&AENE=0例12.2.1试利用与非门来组成非门、与门和或门。(b)与门(c)或门(a)非门F=A·A=AF=A·B=A·BF=A·B=A+B解：&AF&&&FAB&&FAB61大连理工大学电气工程系例12.2.1试利用与非门来组成非门、与门和或门。(12.3组合逻辑电路的分析一、组合逻辑电路由输入变量(即A和B)开始，逐级推导出各个门电路的输出，最好将结果标明在图上。二、分析步骤(2)利用逻辑代数对输出结果进行变换或化简。三、逻辑代数简介

由门电路组成的逻辑电路叫组合逻辑电路。逻辑变量只取0、1

两个值。62大连理工大学电气工程系12.3组合逻辑电路的分析一、组合逻辑电路由输入变量公式名称公式内容自等律A+0=AA·1=A0-1律A+1=1A·0=0重叠律A+A=AA

·A=A互补律A+

A=1A·A=0复原律A=A表12.3.1逻辑代数的基本公式（1）63大连理工大学电气工程系公式名称公式内容自等律A+0=A0-1律A+1=1公式名称公式内容交换律结合律分配律吸收律

反演律(摩根定律)A+B=B+AA

·B=B·AA+(B+C)=B+(C+A)=C+(A+B)A·(B

·

C)=B

·(C

·

A)=C

·(A

·

B)A+(B·C)=(A+B)·(A+C)A

·(B

+

C)=(A·B)+(A·C)A+(A·B)=AA

·(A

+

B)=A

A·B=A+B

A+B=A·B

表12.3.1逻辑代数的基本公式（2）64大连理工大学电气工程系公式名称公式内容交换B·AB00011011A·ABAB异或门F=A·ABB·AB=AB＋AB=A(A＋B)＋B(A＋B)=A·AB＋B·AB=ＡＢ例12.1分析图示逻辑电路的功能。

0110ABF真值表ABF&&&&A·AB·B·AB解：65大连理工大学电气工程系B·AB00A·ABAB异或门F=AF=AB+AB=AB+AB=AB

异或门=1ABF1=1ABF

1F=1ABF

同或门=66大连理工大学电气工程系F=AB+AB=AB+AB=A名称逻辑符号逻辑表达式或门与门非门或非门与非门表12.3.3常用门电路的逻辑符号和逻辑表达式≥1ABF&ABFF&ABF≥1AB1AFF=A＋BF=A·BF=A

F=

A·

B

F=

A＋B

67大连理工大学电气工程系名称逻辑符号逻辑表达式或门与门非门或非门例12.3.1

分析图示密码锁电路的密码。S+5VABCDEF1F2111ABCDEF1=1·ABCDE=1——开锁信号。10101=

1——报警信号。11111密码为：10101。ABCDEF2=1·ABCDE解：

68大连理工大学电气工程系例12.3.1分析图示密码锁电路的密码。S+512.4组合逻辑电路的设计一、半加器(1)根据逻辑功能列出真值表00101001ABFC00011011两个一位二进制数本位和进位位69大连理工大学电气工程系12.4组合逻辑电路的设计一、半加器(1)根据逻辑(3)根据逻辑表达式画出逻辑电路&CABF=1ABFCCO∑半加器(2)根据真值表写出逻辑表达式本位和

进位位

C=A

BF=AB+AB=

AB70大连理工大学电气工程系(3)根据逻辑表达式画出逻辑电路&CABF=1AFC二、全加器(1)根据逻辑功能列出真值表Ai

Bi

Ci-1Fi

Ci0001101101010101两个n位二进制数中的一位本位和进位位0

0

10

10

0

110

0

10

111Fi

=Ai

BiCi－1＋AiBiCi－1＋AiBiCi－1＋AiBiCi－1Ci

=AiBiCi－1＋AiBiCi－1＋AiBiCi－1＋AiBiCi－1(2)根据真值表写出逻辑表达式71大连理工大学电气工程系二、全加器(1)根据逻辑功能列出真值表AiB(3)化简或变换逻辑式=(AiBi＋AiBi

)Ci－1=(Ai

Bi

)Ci－1=（Ai

Bi）

Ci－1=(Ai

Bi

)Ci－1+

AiBi

=

Ai

Bi

Ci－1

＋(AiBi＋AiBi

)Ci－1

＋(Ai

Bi

)Ci－1=(Ai

Bi

＋AiBi

)Ci－1＋AiBi

(Ci－1＋Ci－1)Fi

=AiBiCi－1＋AiBiCi－1＋AiBiCi－1＋AiBiCi－1Ci=AiBiCi－1＋AiBiCi－1＋AiBiCi－1＋AiBiCi－172大连理工大学电气工程系(3)化简或变换逻辑式=(AiBi＋AiBi)(4)根据逻辑表达式画出逻辑电路AiBiAiBi

Fi

Ci

COAiBi∑1(Ai

Bi

)

Ci－１(Ai

Bi

)

Ci－1CO∑Ci－1Fi

=

Ai

Bi

Ci－1Ci=（Ai

Bi）Ci－1+

AiBi

Ai

Bi

Ci－1Fi

Ci

∑CICO全加器全加器73大连理工大学电气工程系(4)根据逻辑表达式画出逻辑电路AiBiAiBiF4位全加器逻辑图：ΣΣΣΣCICOCICOCICOCICOF4F3F2F1C4C3C2C1C0A4B4A3B3A2B2A1B14位全加器逻辑图74大连理工大学电气工程系4位全加器逻辑图：ΣΣΣΣCICOCICO12.5编码器控制信息编码器二进制代码编码器的分类可实现编码功能的组合逻辑电路。普通编码器优先编码器二进制编码器二-十进制编码器75大连理工大学电气工程系12.5编码器控制信息编码器二进制代码编码器的分类一、普通编码器每次只允许输入一个控制信息的编码器。

1.二进制编码器将输入信号编成二进制代码的电路。2n个n位编码器高低电平信号二进制代码76大连理工大学电气工程系一、普通编码器每次只允许输入一个控制信息的编码器。当n=2时，即为4线－2线编码器：

四个需要编码的信号

两位二进制代码F1F2A0A1A2A3二进制编码器0001101

1输入F1

F2A0A3A1A24线-2线编码器77大连理工大学电气工程系当n=2时，即为4线－2线编码器：四个需要2.二－十进制编码器（BCD码）十进制数0~9：0000~1001

（8421BCD码）例如十进制数357用二进制数表示为：001101010111键控二－十进制编码器:输入端：十个按键A0~A9输出端：F1~F435778大连理工大学电气工程系2.二－十进制编码器（BCD码）键控二－十进制编码器:表12.5.2编码器真值表A0A1A2A3A4A5A6A7A8A9F4F3F2F101111111110000

10111111110001

1101111111001011101111110011111101111101001111101111010111111101110110

11111110110111

1111111101100011111111101001编码器表达式F1

=A1

A3

A5

A7

A9F2

=A2

A3

A6

A7

F3

=A4

A5

A6

A7

F4

=A8

A979大连理工大学电气工程系表12.5.2编码器真值表A0A1A2A编码器电路A0&

≥1&G4&G1&G3&G21kΩ×10F4F3F1F2+5VSELA4A5A6A7A8A9A3A2A1G5G680大连理工大学电气工程系编码器电路A0&≥1&&&&1kΩ×1当有键按下时，S=1灯亮当所有键未按下时，S=0灯不亮区分：当所有键都未按下时，输出

0000当A0键按下时，输出0000S=A0

·F1+F2+F3+F4

=A0

+F1+F2+F3+F481大连理工大学电气工程系当有键按下时，S=1灯亮当所有键未按下时，S=表12.5.2优先权编码器真值表如果同时有多个信号输入，输出的是数码大的输入信号对应的代码。二、优先权编码器A1A2A3A4A5A6A7A8A9F4F3F2F111111111111110111111111110Ø011111111101Ø

Ø

01111111100ØØ

Ø

0111111011ØØ

Ø

Ø011111010Ø

Ø

Ø

Ø

Ø

01111001Ø

Ø

Ø

Ø

Ø

Ø

0111000Ø

Ø

Ø

Ø

Ø

Ø

Ø010111Ø

Ø

Ø

Ø

Ø

Ø

Ø

Ø

0011082大连理工大学电气工程系表12.5.2优先权编码器真值表如果同时有多二、优12.6译码器将具有特定含义的二进制代码变换成一定n位二进制代码输入2n种状态2n种输出译码器二进制数代码按其编码时的原意翻译成对应的信号输出一、二进制译码器的输出信号，以表示二进制代码的原意，这一实现译码功能的组合电路为译码器。过程称为译码。83大连