存储器(2)市公开课一等奖省赛课获奖课件

6.1半导体存放器性能特点和分类6.1.1半导体存放器分类1．按制造工艺分类（1）双极（Bipolar）型，由TTL（Transistor-TransistorLogic）晶体管逻辑电路组成。

（2）金属氧化物半导体（Metal-Oxide-Semiconductor）型，简称MOS型。2．按存取方式分类（1）随机存取存放器RAM，也称随机存放器或读写存放器。

（2）只读存放器ROM。

存储器(2)第1页半导体存放器随机存取存放器（RAM）只读存放器（ROM）静态RAM（SRAM）动态RAM（DRAM）掩膜式ROM可编程ROM（PROM）可擦除PROM（EPROM）电可擦除PROM（E2PROM）图6-1半导体存放器分类存储器(2)第2页6.1.2半导体存放器主要性能指标1．存放容量2．存取速度3．功耗4．可靠性5．性能/价格比存储器(2)第3页6.1.3半导体存放芯片组成1．存放体存放芯片主体，它由若干个存放单元组成，每个存放单元又由若干个基本存放电路（或称存放元）组成，每个存放元可存放一位二进制信息。

2．地址译码器

接收来自CPUN位地址，经译码后产生2n个地址选择信号，实现对片内存放单元选址。3．控制逻辑电路接收片选信号及来自CPU读/写控制信号，形成芯片内部控制信号，控制数据读出和写入。4．数据缓冲器用于暂时存放来自CPU写入数据或从存放体内读出数据。暂存目标是为了协调CPU和存放器之间在速度上差异。存储器(2)第4页R/WCSm102n－110n位地址

地址译码器存储矩阵控制逻辑数据缓冲器m位数据

图6-2存放芯片组成示意图存储器(2)第5页6.2.1静态RAM1．SRAM基本存放电路X地址选择Y地址选择T8BT7AT6T5T2T1T4T3VCC全部存放元共用此电路图6-3静态RAM基本存放电路6.2随机存取存放器存储器(2)第6页2．SRAM读写过程（1）读出过程①地址码A11~A0加到SRAM芯片地址输入端，经X与Y地址译码器译码，产生行选通、列选通信号，选中某一单元。②被选中单元信息（0或1）经一定时间出现在I/O电路输出端。I/O电路对读出信号放大、整形后送双向三态缓冲器。③在送上地址码同时，还要送上输出允许信号和片选信号。和有效，双向三态缓冲器输出三态门打开，所读信息送至DB总线上，于是存放单元中信息被读出。（2）写入过程①地址码A11~A0加到SRAM芯片地址输入端，选中对应存放单元。②将要写入数据放在DB上。③加上有效片选信号CE和写信号WE,这时三态门打开，DB上数据进入输入电路，送到存放单元位线上，写入该存放单元。存储器(2)第7页图6-44K×1位存放器结构A6OEA7A11CEY63Y1Y0X0X1X63A0A1A5DBi（0，1）（0，0）地址输入缓冲器X地址译码器控制电路Y地址译码器地址输入缓冲器双向三态缓冲器I/O电路（0，63）（1，63）（63，63）（63，1）（63，0）（1，1）（1，0）WE存储器(2)第8页3．经典SRAM芯片=0，符号名称功效说明A0~A9地址线接对应地址总线，用来对某存放单元寻址I/O1~I/O4双向数据线用于数据写入和读出片选线低电平时，选中该芯片写允许线=1,读出数据VCC电源线＋5V=0时写入数据；=0，表6-1Intel2114芯片引脚功效说明存储器(2)第9页

WE

CS&&11输入数据控制630列I/O电路列选A0SA3SI/O4I/O3I/O2I/O1A4A9630GNDVCC行选存放单元64行×64列图6-52114SRAM结构框图及引脚GND1182114910A6A5A4A3A0A1A2CSVCCA7A8A9I/O1I/O2I/O3I/O4WE存储器(2)第10页6.2.2动态RAM1．DRAM基本存放电路DRAM是以MOS晶体管栅极电容是否充有电荷来存放信息，其基本单元电路普通由四管、三管和单管组成

读出再生放大器T2列选择线YCT1图6-6单管动态RAM基本存放电路行选择线X数据I/O线存储器(2)第11页2．DRAM特点（1）DRAM芯片结构特点DRAM与SRAM一样，都是由许多基本存放元电路按行、列排列组成二维存放矩阵DRAM芯片集成度高，存放容量大，因而要求地址线引脚数量多（2）DRAM刷新刷新，就是不停地每隔一定时间（普通每隔2ms）对DRAM全部单元进行读出，经读出放大器放大后再重新写入原电路中，以维持电容上电荷，进而使所存信息保持不变3．经典DRAM芯片当前市场上DRAM芯片种类很多，惯用有Intel2116、2118、2164等

存储器(2)第12页（1）芯片引脚

符号名称符号名称A0~A6地址输入写（或读）允许列地址选通VBB电源（-5V）行地址选通VCC电源（＋5V）Din数据输入VDD电源（+12V）Dout数据输出VSS地表6-2Intel2116引脚名存储器(2)第13页（2）内部结构

Dout1/128A1A8A7A6A6A1A0A0A1A2A3A4A5行地址锁存及译码器列地址锁存及译码器RAS128×128存放矩阵（16K×1）128个列放大器I/O电路Din1/128定时控制发生器写信号锁存器WECAS图6-7Intel2116内部结构框图存储器(2)第14页6.2.3PC机内存条1．FPMDRAM（FastPageModeDRAM，快速页面模式内存）2．EDODRAM（ExtendedDataOutDRAM,扩展数据输出内存）3．SDRAM（SynchronousBurstDRAM,同时突发内存）4．DDR（DoubleDataRate,双倍数据速率）SDRAM5．DRDRAM存储器(2)第15页6.3只读存放器6.3.1可擦除可编程EPROM1．基本存放电路和工作原理字选线场浮效置应栅管Vcc位线（a）EPROM基本存放电路SN基底PPDSiO2SiO2源级漏级多晶硅浮置栅（b）FAMOS场效应管结构图6-8EPROM基本存放电路和FAMOS结构存储器(2)第16页2．编程和擦除过程EPROM编程过程实际上就是对一些单元写入“0”过程，也就是向相关FAMOS管浮置栅注入电子过程。

3．经典EPROM芯片介绍（1）芯片特征符号名称功效说明A0～A10地址线接对应地址总线，用来实现对某存放单元寻址D0～D7数据线接数据总线，用于工作时数据读出

CE（PD/PGM）片选（功率下降/编程）线工作时作为片选信号，编程写入时接编程脉冲输入允许线控制数据读出

VCC电源线＋5VVPP电源线编程时接＋25V，读操作时接＋5V表6-3Intel2716芯片引脚功效说明存储器(2)第17页（2）工作方式信号线（PD/PGM）VPPVCCD0~D7读低低＋5V＋5V数据输出输出禁止无关高＋5V＋5V高阻功率下降高无关＋5V＋5V高阻编程由低到高脉冲高＋25V＋5V数据输入编程核实低低＋25V＋5V数据输出编程禁止低高＋25V＋5V高阻表6-4Intel2716芯片工作方式选择工作方式OE存储器(2)第18页6.3.2电可擦除可编程E2PROM

1．芯片特征1 282273264255Intel2462864A2372282192010191118121713161415A0A6A7A122A5A4A3A2A1I/O0I/O1I/O2GNDR/BI/O3I/O4I/O5I/O6I/O7OEA10OEA11A9A8VSSWEVcc图6-92864AE2PROM引脚存储器(2)第19页R/符号名称功效说明A12～A0地址线输入I/O7~I/O0数据输入/输出线双向，读出时为输出，写入/擦除时为输入片选和电源控制线输入，控制数据输入输出写入允许控制线线电平状态和时序状态控制2864A操作数据输出允许线控制数据读出＋5V电源准备就绪/忙状态线用来向CPU提供状态信号输入，进行擦/写，功率下降操作时，依据和表6-5Intel2846A芯片引脚功效说明存储器(2)第20页2．工作方式引脚信号工作方式读出001高阻输出维持1××高阻高阻写入010低输入字节擦除字节写入前自动擦除表6-6Intel2864AE2PROM工作方式R/数据线功效（1）读出方式（2）写入方式/字节擦除（3）整片擦除方式（4）维持方式存储器(2)第21页6.3.3快速擦写存放器快速擦写存放器（FlashMemory）也称为闪速存放器它是一个新型半导体存放器1．闪存特点（1）按区块（Sector）或页面（Page）组织

（2）可进行快速页面写入

（3）内部编程控制逻辑（4）在线系统编程能力（5）软件和硬件保护能力2．闪存应用当前闪存主要用来组成存放卡，以代替软磁盘

存储器(2)第22页6.4半导体存放器接口技术6.4.1存放器与CPU接口普通问题1．存放器与CPU之间时序配合2．CPU总线负载能力3．存放芯片选取和地址分配对芯片类型选取对芯片型号选取存储器(2)第23页6.4.2存放器与地址总线连接1．全译码法全译码法是指将地址总线中除片内地址以外全部高位地址接到译码器输入端参加译码。采取全译码法，每个存放单元地址都是唯一，不存在地址重合，但译码电路较复杂，连线也较多。例6-1设CPU寻址空间为64KB（地址总线为16位），存放器由8片容量为8KB芯片组成。采取全译码法寻址64KB容量存放器结构如图6-3所表示。存储器(2)第24页A13～A153-8译码器Y0Y1Y7A0～A128KB（1）CS8KB（2）CS8KB（8）CS图6-10全译码法结构图存储器(2)第25页2．部分译码法部分译码法是将高位地址线中一部分（而不是全部）进行译码，产生片选信号。

例6-2CPU地址总线为16位，存放器由4片容量为8KB芯片组成时，采取部分译码法寻址32KB容量存放器结构如图6-4所表示。Y1Y0Y2Y3A14A132-4译码器8KB（1）CS8KB（4）CS8KB（2）CS8KB（3）CSA15（不参加译码）A0～A12图6-11部分译码法结构存储器(2)第26页3．线选法线选法是指高位地址线不经过译码，直接作为存放芯片片选信号。

例6-3假定某微机系统存放容量为8KB，CPU寻址空间为64KB（即地址总线为16位），所用芯片容量为2KB（即片内地址为11位）。图6-5所表示为选取A11～A14作为片选控制结构图。A0～A10（1）2KBCS（4）2KBCS（2）2KBCS（3）2KBCS1111A11A12A13A14图6-12线选法结构图存储器(2)第27页6.4.3存放器与控制总线、数据总线连接1．存放器与控制总线连接对于存放器来说，与控制总线相关外部接口信号线除如上所述片选控制线外，主要还有两类：一是读写控制线，用于决定操作类型；二是行选通、列选通信号线（仅对DRAM芯片），用于控制DRAM行、列地址线输入和动态刷新。2．存放器与数据总线连接在微机中，不论字长是多少，普通每个存放模块（8位机为单存放模块，16位机为双模块，32位机为4模块）都是以一个字节为基本单位来划分存放单元，即每8位为一个存放单元，对应一个存放地址。

存储器(2)第28页6.4.4存放器接口举例例6-4用2716EPROM芯片为某8位微处理器设计一个16KBROM存放器。已知该微处理器地址线为A0～A15，数据线为D0～D7，“允许访存”控制信号为，读出控制信号为。画出EPROM与CPU连接框图。

D0～D7

A0～A10

RDCPUA11～A13

MY7Y1Y0+5V74LS138G2AG2BGGNDVcc+5V+5VVPP+25VO0～O72716（1）OECEO0～O72716（3）OECEO0～O72716（2）OECE图6-13EPROM与CPU连接框图存储器(2)第29页例6-5某8位微机有地址总线16根，双向数据总线8根，控制总线中与主存相关有“允许访存”信号（低电平有效）和读/写控制信号R/（高电平读、低电平写）。试用SRAM芯片2114为该机设计一个8KB存放器并画出连接框图。(P176)VccA12A11A10CPUMREQ

A9A0

R/WD0~7

74LS138CBAG2AG2BG11Y7Y0Y1CS2114(2)CS2114(1)CS2114(4)CS2114(3)CS2114(16)CS2114(15)图6-14存放器与CPU连接框图存储器(2)第30页6.5高速缓冲存放器6.5.1Cache系统基本结构与原理主存数据总线CPU主存地址存放器MA替换控制部件主存-Cache地址变换机构Cache地址存放器Cache存放体多字宽地址总线不命中图6-15Cache系统基本结构框图命中单字宽存储器(2)第31页6.5.2地址映像方式1．全相联映像方式从主存中将信息调入Cache通常是以“页”为单位进行。

2．直接映像方式直接映像方式与全相联映像方式相比，地址变换机构存放信息量大大降低。

3．级相联映像方式级相联映像方式是全相联映像方式与直接映像方式折衷方案。

存储器(2)第32页6.5.3替换算法1.