北京邮电大学数字电路实验报告_第1页
北京邮电大学数字电路实验报告_第2页
北京邮电大学数字电路实验报告_第3页
已阅读5页，还剩4页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

北京邮电大学数字电路实验报告北京邮电大学数字电路与逻辑设计实验实验报告实验名称：QuartusII原理图输入法设计与实现学 院：北京邮电大班 级：姓 名：学 号：一．实验名称和实验任务要求实验名称：QuartusII原理图输入法设计与实现实验目的：⑴熟悉用QuartusII原理图输入法进行电路设计和仿真。⑵掌握QuartusII图形模块单元的生成与调用；⑶熟悉实验板的使用。QuartusIIQuartusII门设计实现一个半加器，生成新的半加器图像模块。⑵用实验内容（1）中生成的半加器模块以及逻辑门实现一个全加器，仿真验证其功能，并能下载到实验板上进行测试，要求用拨码开关设定输入信号，发光二级管显示输出信号。38和逻辑门实现要求FCBACBACBACBA,仿真验证其二．设计思路和过程半加器的设计实现过程：⑴半加器的应有两个输入值，两个输出值。aco⑵由数字电路与逻辑设计理论知识可知sab;coaba,bC(3QuartusII仿真实现其逻辑功全加器的设计实现过程：⑴全加器可以由两个半加器和一个或门构a,b,ci，两个输位向高位的进位。⑵全加器的逻辑表达式为：sabcco(ab)ciab⑶利用全加器的逻辑表达式和半加器的逻辑功能，实现全加器。38（74L138）和逻辑门设计实现函数FCBACBACBACBAQuartusII单元。FCBACBACBACBAy0,y2,y4,y7三．实验原理图⑴半加器的原理图：⑵全加器的原理图：⑶用3线—8线译码器（74L138）和逻辑门设计实现函数：四．仿真波形图⑴半加器的仿真波形图：⑵全加器的仿真波形图：⑶3线—8线译码器（74L138）和逻辑门设计实现函数的仿真波形图：五．仿真波形图分析⑴半加器仿真波形图分析：20a=b=0s=0，进位端co=0。21a=1,b=0a=0,b=1s=1co=0。21a=b=1s=0co=1。值得注意的是，半加器的仿真波形中出现了冒险。⑵全加器仿真波形图的分析：当全加器a,b2个输入端都输入都为0ci为0，s=co=01s=1,co=0。当全加器2个输入端有一个输入为1a=1,b=0或即0，即ci=0s=0,co=11，即ci=1则输出s=1,co=1。2101⑶38（74L138）设计实现函数的仿真波形图分析：当CBA=000CBA=010、CBA=100CBA=111F=1。当CBA=001CBA=011、CBA=101CBA=110F=0。综上可知：该设计方法的确实现了函数六．故障及问题分析实验过程还算顺利，下面来讨论实验中需要注意的地方。仿真实验中需要注意的地方：⑴开始仿真波形时，需注意设定ENDTIME，否则无法进行仿真。2（3)保存文件时，命名的一致性，否则可能导致实验无法进行下去。(4)将设计好的逻辑电路下载到

人人文库> 全部分类> 应用文书 > 项目管理

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论