CMOS异或门集成电路课程设计报告书

课程设计任务书学生： 王帅军 专业班级： 电子1103班指导教师： 封小钰 工作单位： 信息工程学院题 目:CMOS异或门初始条件：计算机、ORCAD软件、L-EDIT软件要求完成的主要任务 :（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）1、课程设计工作量：2周2、技术要求：1）学习ORCAD和L-EDIT软件。2）设计一个CMOS异或门电路。3）利用ORCAD和L-EDIT软件对该电路进行系统设计、电路设计和版图设计，并进行相应的设计、模拟和仿真工作。3、查阅至少5篇参考文献。按《理工大学课程设计工作规》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规。时间安排：布置课程设计任务、选题；讲解课程设计具体实施计划与课程设计报告格式的要求；课程设计答疑事项。学习ORCAD和L-EDIT软件，查阅相关资料，复习所设计容的基本理论知识。对CMOS异或门电路进行设计仿真工作，完成课设报告的撰写。提交课程设计报告，进行答辩。指导教师签名： 年 月 日系主任（或责任教师）签名： 年 月 日目录摘要 ..............................................................................................................................................Abstract ........................................................................................................................................1绪论 02异或门介绍 13仿真电路设计 23.1ORCAD软件介绍 23.2仿真电路原理图 33.3仿真分析 44版图设计 74.1L-EDIT软件介绍 74.2版图绘制 74.3CMOS异或门版图DRC检查 95心得体会 10参考文献 11附录 113摘要性能优越的异或门是实现各种运算集成电路的基础，可广泛应用于全加器，乘法器和算术逻辑单元等电路中。CMOS集成电路由于工艺技术的进步以及功耗低、 稳定性高、抗干扰性强、噪声容限大、可适应较宽的环境温度和电源电压等一系列的优点，成为现在IC设计的主流技术。本文首先介绍了 CMOS异或门电路，紧接着介绍了ORCAD软件，并利用此软件搭建了仿真电路图，对电路进行了仿真分析。最后介绍了 L-EDIT软件，并利用此软件绘制了该电路的版图。关键词：CMOS异或门；ORCAD；L-EDIT；版图AbstractThesuperiorperformanceofxorgateistoachieveavarietyofoperations,thebasisoftheintegratedcircuitcanbewidelyusedbyfulladder,multiplierandthearithmeticlogicunitandsooninthecircuit.CMOSintegratedcircuitduetotheprogressoftechnologyandlowpowerconsumption,highstability,stronganti-interference,bignoisetolerance,canadapttoawideenvironmenttemperatureandsupplyvoltageandsoonaseriesofadvantages,andisnowthemainstreamtechnologyofICdesign.ThisarticlefirstintroducestheCMOSxorgate,andthenintroducestheORCADsoftware,circuitdiagram,andusethissoftwaretobuildthesimulationofcircuitsimulationanalysis.FinallyL-EDITsoftwareisintroduced,andtheuseofthissoftwaretodrawthecircuitofthelandscape.Keywords:CMOSxorgate;ORCAD;L-EDIT;landscape绪论异或门是数字逻辑中实现逻辑异或的逻辑门。有多个输入端、 1个输出端，多输入异或门可由2输入异或门构成。若两个输入的电平相异，则输出为高电平 1；若两个输入的电平相同，则输出为低电平 0。亦即，如果两个输入不同，则异或门输出高电平。虽然异或不是开关代数的基本运算之一， 但是在实际运用中相当普遍地使用分立的异或门。大多数开关技术不能直接实现异或功能，而是使用多个门设计。异或门能实现模为的加法，因此，异或门可以实现计算机中的二进制加法。半加器就是由异或门和与门组成的。CMOS集成电路采用场效应管，且都是互补结构，工作时两个串联的场效应管总是处于一个管导通，另一个管截止的状态，电路静态功耗理论上为零。实际上，由于存在漏电流，CMOS电路尚有微量静态功耗。单个门电路的功耗典型值仅为 20mW，动态功耗（在1MHz工作频率时）也仅为几mW。CMOS集成电路供电简单，供电电源体积小，基本上不需稳压。CMOS集成电路由于工艺技术的进步以及功耗低、稳定性高、抗干扰性强、噪声容限大、可等比例缩小、以及可适应较宽的环境温度和电源电压等一系列优点，成为现在 IC设计的主流技术。在CMOS集成电路设计中，异或电路的设计与应用是非常重要的。 IC设计者可以根据芯片的不同功能和要求采用各种不同结构的异或电路，从而实现电路的最优化设计。CMOS异或门的版图设计是集成电路设计中的一个重要单元， 它的复杂度与功耗密切相关，越复杂功耗就越大。如何在保持高性能的情况下减小芯片面积和功耗，无疑是设计的关键，这要求设计者对芯片的重要部件进行各方面的优化。异或门介绍异或运算是实际中比较常用的逻辑运算，两个变量进行异或运算，其规则为变量的值同为1或0，结果为0，两个变量的取值相反则结果为1。异或运算的真值表如表2.1所示。表2.1异或运算真值表A B

Y A B000011101110根据表2-1，可得异或运算的逻辑关系表达式为YABABAB(1)异或门的逻辑运算符号如图 2.1所示图2.1异或门逻辑符号性能优越的异或门是实现各种运算集成电路的基础，可广泛应用于全加器，乘法器和算术逻辑单元等电路中。用 CMOS静态逻辑电路设计的异或门电路具有功耗低，结构简单可靠，工作速度快等优点，成为大规模集成电路芯片设计中最重要的单元电路之一。仿真电路设计3.1ORCAD软件介绍OrCADPspice为美国OrCAD公司在1998年与Microsim公司合并之后，将其Pspice整合到原先OrCAD系统（包含"电路图输入"的OrCADCapture、"印刷电路板布局"的OrCADLayout及"可编程逻辑（ProgrammableLogic）电路合成"的OrCADExerpss）的一套计算机辅助电路分析软件。2000年，OrCAD公司被益华计算机（CadenceDesignSystem,Inc.）收购，并推出OrCAD9.21。在2003年，推出OrCAD10.0。在2005年，进一步与益华计算机的PCB设计软件Allegro15.5一起推广给客户，故版本直接跳到15.5。在2009年，OrCAD正式推出功能增强的 16.3版本，目前作为益华计算机入门级的计算机辅助电路分析软件推广给客户使用。OrCAD是一套在个人电脑的电子设计自动化套装软件，专门用来让电子工程师设计电路图及相关图表，设计印刷电路板所用的印刷图，及电路的模拟之用。早在工作于DOS环境的ORCAD4.0，它就集成了电路原理图绘制、印制电路板设计、数字电路仿真、可编程逻辑器件设计等功能，而且它的界面友好且直观，它的元器件库也是所有EDA软件中最丰富的，在世界上它一直是 EDA软件中的首选。ORCAD公司在2000年七月与CADENCE公司合并后，更成为世界上最强大的开发EDA软件的公司，它的产品ORCAD世纪集成版工作于WINDOWS95与WINDOWSNT环境下，集成了电原理图绘制，印制电路板设计、模拟与数字电路混合仿真等功能，它的电路仿真的元器件库更达到了8500个，收入了几乎所有的通用型电子元器件模块。OrCADCapture与OrCADPCBEditor的无缝数据连接，可以很容易实现物理

PCB的设计；与CadencePSpiceA/D高度集成，可以实现电路的数模混合信号仿真。

OrCADCaptureCIS在原理图输入基础上，加入了强大的元件信息系统， 可用于创建、跟踪和认证元件，便于优选库和已有元件库的重用。图形化、平面化和层次化设计能力提高了原理图设计效率，集中管理物料编号和器件信息，可进行数据流程、封装以及互联的在线设计规则检查，这种简单的原理图输入技术让设计师能够更好的发挥他们的创造力，专注于电路设计，而不是忙碌于工具层面的操作。3.2仿真电路原理图利用组合逻辑关系，在OrCADCaptureCIS中绘制的仿真电路原理图如图3.1所示。VCC_BARVCC_BARVCC_BARMbreakPMbreakPMbreakPM1M2M4V1=5VV1M7MbreakPMbreakPV2=0VTD=0uTR=0.01uM3M5TF=0.01uMbreakNPW=5uPER=10u00VoutVCC_BARVCC_BARV3MbreakP5VdcM9M110M6MbreakNMbreakNV1=5VV2M8M10M12V2=0VTD=0uTR=0.01uTF=0.01uMbreakNMbreakNMbreakNPW=48uPER=100u0000图3.1CMOS异或门电路图在该电路中，PMOS和NMOS呈现对称状态，PMOS组成上拉通路，NMOS组成下拉通路。各个MOS管的状态和Vout输出随着V1和V2的变化状态如表3.1所示（“高”指高电平，“低”指低电平）。表3.1MOS管及Vout状态转换图V1V2通断Vout低低M1，M3，M5，M6，M11，M12M2，M4，M7，M8，M9，M10低低高M1，M5，M8，M10，M11，M12M2，M3，M4，M6，M7，M9高高低M2，M3，M6，M7，M9，M12M1，M4，M5，M8，M10，M11高高高M2，M4，M7，M8，M9，M10M1，M3，M5，M6，M11，M12低3.3仿真分析为验证此异或门的正确性，需要进行仿真以验证它的正确性。新建仿真文档 gate1，先进行偏置点仿真设置，如图 3.2所示。电路图中各偏置点电压，电流和功耗情况如图3.3所示。图3.2偏置电压仿真设置图3.3各偏置点电压，电流和功耗情况从图3.3可以看出各个MOS管的导通电压在nV级，截止电流仅为pA级，静态功耗为在pW级以下，电路静态功耗很小。各处的电压、电流和功耗值均在正常围，单从偏置点情况来看，电路工作正常。然后再进行时域仿真，参数设置如图3.4所示。其中设置运行时间为100us，最大步进为1us。图3.4时域仿真设置然后运行仿真，其中激励源 V1的波形图如图 3.5所示。图3.5激励源V1波形图激励源V2的波形图如图3.6所示。图

3.6

激励源

V2

波形图Vout仿真输出及输入波形对比图如图

3.7所示。图3.7Vout仿真输出及输入波形对比图由图示波形可以看出，激励源的波形具有一般性，而且 V1，V2和Vout的波形图满足异或运算关系。经过测试，当两个输入端信号同时变化时，会产生过渡干扰脉冲。可加入滤波电路，选通信号或者增加冗余项，以避免过渡干扰脉冲的影响。增加冗余项适用围有限，加滤波电路是实验调试阶段常采取的应急措施，加选通信号则是行之有效的方法。目前许多 MSI器件都备有使能端，为加选通信号消除毛刺提供了使用上的方便。因此本电路在产品阶段可采取加入选通信号的措施以避免不良影响。 本次设计的异或门电路是完全正确的。版图设计4.1L-EDIT软件介绍L-Edit是Tanner公司的全定制版图编辑工具。它具有速度快、功能强、使用方便和分层设计的特点。L-Edit对掩膜版层数、分层数和单元数没有限制，基本图形有矩形、多边形、圆、线和标注等，并可处理90°、45°和任意角；用户可以设置调色板、线型、放大和缩小；输入输出有TDB、CIF和GDSII三种格式；可在绘图机和普通打印机上实现输出硬拷贝。另外L-Edit将TannerTools中除NetTran、GateSim和LVS之外的其它所有功能集成在自己的环境中，包括SPR（自动布局布线）、DRC（版图几何规则检查）、Extract（版图参数提取）和CSV（Cross-SectionViewer，版图横截面观察）等。L-Edit为核心的集成电路版图编辑与自动布图布线模块，包括集成电路版图编辑器L-Edit和用于版图检查的网表比较器LVS等模块，L-Edit本身又嵌入设计规则检查DRC、提供用户二次开发用的编辑界面UPI、标准版图单元库及自动布图布线SPR、器件剖面观察器CrossSectionViewer、版图的SPICE网表和版图参数提取器Extract(LPE)等等，网表比较器LVS则用于把由L-Edit生成的版图反向提取的SPC网表和由S-Edit设计的逻辑电路图输出的SPC网表进行比较实现版图检查、对照分析。L-Edit除了拥有自己的中间图形数据格式（TDB格式）外，还提供了两种最常用的集成电路版图数据传递格式CIF格式和GDSII格式）的输入、输出功能，可以非常方便地在不同的集成电路设计软件之间交换图形数据文件或把图形数据文件传递给光掩模制造系统。4.2版图绘制根据本次 CMOS异或门的设计任务，可以进行分层次设计绘制版图，需要先把NMOS管和PMOS管cell单元绘制出来，然后再把CMOS反相器和需要用到的派生CMOS结构绘制出来，最后利用这些cell单元进行连接，把CMOS异或门的版图画出来，完成本次版图设计任务。在L-EDIT的使用中需要注意L-EDIT的编辑环境是预设在P型基板上的，故在P基板上绘制PMOS的第一步是作出NWELL区，即需要预设N阱区；各个图层的绘制无先后顺序；要及时进行

DRC

检查以排除错误，绘制每一个图层都要及时进行

DRC

检查。NMOS器件的版图如图4.1所示。图4.1NMOS器件版图PMOS器件的版图如图 4.2所示。图4.2PMOS器件版图CMOS反相器的版图如图 4.3所示图4.3CMOS反相器版图4.3CMOS异或门版图DRC检查将绘制的cell单元的版图进行组合，技术设定为 MOSIS/ORBIT2.0USCNADesignRules，并进行各层的最终连接，便可得到 CMOS异或门的版图，在各层的绘制过程中都要及时进行DRC检查，最终的 DRC检查结果如图4.4所示。图4.4CMOS异或门版图DRC检查由图4.4可以看出，CMOS异或门版图无DRC错误。至此，便完成了 CMOS异或门版图的制作。心得体会在本次课程设计过程中，我所做的是“CMOS异或门电路”这一课题，通过认真的学习，成功