锁存器和触发器课件

5锁存器和触发器5.1双稳态存储单元电路5.2锁存器5.3触发器的电路结构和工作原理5.4触发器的逻辑功能15锁存器和触发器5.1双稳态存储单元电路5.2锁存本章学习基本要求1、掌握锁存器、触发器的电路结构和工作原理；2、熟练掌握SR触发器、JK触发器、D触发器及T触发器的逻辑功能；3、正确理解锁存器、触发器的动态特性。2本章学习基本要求1、掌握锁存器、触发器的电路结构和工作原理；

时序逻辑电路:锁存器和触发器是构成时序逻辑电路的基本逻辑单元。结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不仅与当前的输入信号有关，而且与此前电路的状态有关。

3时序逻辑电路:锁存器和触发器是构成时序逻辑电路的基本逻辑单反馈5.1.2双稳态存储单元电路Q端的状态定义为电路输出状态。电路有两个互补的输出端1.电路结构4反馈5.1.2双稳态存储单元电路Q端的状态定义为电路2、数字逻辑分析——电路具有记忆1位二进制数据的功能。

如Q=1如Q=01001011052、数字逻辑分析——电路具有记忆1位二进制数据的功能。如5.2.1SR锁存器5.2锁存器5.2.1D锁存器65.2.1SR锁存器5.2锁存器5.2.1D锁5.2.1SR锁存器5.2锁存器1.基本SR锁存器初态：R、S信号作用前Q端的状态，用Qn表示。次态：R、S信号作用后Q端的状态，用Qn+1表示。75.2.1SR锁存器5.2锁存器1.基本SR锁存器881)工作原理R=0、S=0状态不变00若初态Qn=1101若初态

Qn=00100091)工作原理R=0、S=0状态不变00若初态Qn=无论初态Qn为0或1，锁存器的次态为为1态。信号消失后新的状态将被记忆下来。01若初态Qn=1101若初态Qn=0010010R=0、S=1置110无论初态Qn为0或1，锁存器的次态为为1态。信号消失后新无论初态Qn为0或1，锁存器的次态为0态。信号消失后新的状态将被记忆下来。10若初态Qn=1110若初态Qn=0100101R=1、S=0置011无论初态Qn为0或1，锁存器的次态为0态。信号消失后新的1100S=1、R=1无论初态Qn为0或1，触发器的次态、都为0。状态不确定约束条件:SR=0当S、R同时回到0时，由于两个与非门的延迟时间无法确定，使得锁存器最终稳定状态也不能确定。触发器的输出既不是0态，也不是1态121100S=1、R=1无论初态Qn为0或1，触发器的次3）工作波形133）工作波形13反馈输入端输出端由两个与非门组成

电路结构与逻辑符号

锁存器由逻辑门加反馈电路构成，电路有两个互补的输出端Q和,其中Q的状态称为锁存器的状态。用与非门构成的基本SR锁存器国标逻辑符号14反馈输入端输出端由两个与非门组成电路结构与逻辑符号

2、工作原理1)无有效电平输入（S=R=1）时，锁存器保持稳定状态不变11若初态Qn=1若初态

Qn=010101011152、工作原理1)无有效电平输入（S=R=1）时，锁存器保2)在有效电平作用下（S=0、R=1），无论初态Qn为0或1，锁存器都会转变为1态。

01若初态Qn=1若初态Qn=0101010110这种情况称将锁存器置1或置位。S端称为锁存器的置1端或置位端。162)在有效电平作用下（S=0、R=1），无论初态Qn

3)在有效电平作用下（S=1、R=0

），无论初态Qn为0或1，锁存器都会转变为0态。10初态Qn=xx10这种情况称将锁存器置0或复位。R端称为锁存器的置0端或复位端。173)在有效电平作用下（S=1、R=0），无论初态Q4)当（S=0、R=0）时，无论初态Qn为0或1，锁存器状态不定。

00初态Qn=x11

R=0、S=0时：Q=Q=1，不符合锁存器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定锁存器是处于1状态还是0状态。所以锁存不允许出现这种情况，这就是基本RS锁存器的约束条件。此状态为不定状态。为避免不定状态，对输入信号应加S+R=1的约束条件。184)当（S=0、R=0）时，无论初态Qn为0或1，3、触发方式011010置1端置0端基本锁存器的触发方式属电平触发。

193、触发方式011010置1端置0端基本锁存器的触发方式属电S

R

1

1

0

0

1

1

1

1

0

1

0

1

0

1

1

1

1

0

0

0

1

0

1

0

0

0

0

不定

0

0

1

不定

4、逻辑功能逻辑功能表R+S=1保持置1置零不定锁存器的新状态Qn+1（也称次态）不仅与输入状态有关，也与锁存器原来的状态Qn（也称现态或初态）有关。20SR1100111101010画工作波形的方法(与非门锁存器）：

1.根据锁存器动作特征确定状态变化的时刻；

2.根据触发器的逻辑功能确定Qn+1。

011101110111011100不定

不变

不定

置1

不变

置1

不变

置0

不变

工作波形能直观地表示其输入信号与输出的时序关系。

21画工作波形的方法(与非门锁存器）：0111011101110例2运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出。22例2运用基本SR锁存器消除机械开关触点抖动引起的脉硬件设计——去抖动电路23硬件设计——去抖动电路232.逻辑门控SR锁存器电路结构

国标逻辑符号简单SR锁存器使能信号控制门电路锁存使能输入端242.逻辑门控SR锁存器电路结构2、工作原理

S=0，R=0：Qn+1=Qn

S=1，R=0：Qn+1=1

S=0，R=1：Qn+1=0

S=1，R=1：Qn+1=ФE=1：E=0：状态发生变化。状态不变Q3=SQ4=R锁存使能输入端252、工作原理S=0，R=0：Qn+1=QnS=1，R=0例3逻辑门控SR锁存器的E、S、R的波形如下图所示，锁存器的原始状态为Q=0，26例3逻辑门控SR锁存器的E、S、R的波形如下图所示，锁5.2.2D锁存器1.逻辑门控D锁存器国标逻辑符号逻辑电路图275.2.2D锁存器1.逻辑门控D锁存器国标逻辑符号逻辑=SS=0R=1D=0Q=0D=1Q=1E=0不变E=1=

DS=1R=0D锁存器的功能表置10111置01001保持不变不变×0功能QDEQ逻辑功能28=SS=0R=1D=0Q=0D=1Q=1E2.传输门控D锁存器

(c)E=0时(b)E=1时(a)电路结构TG2导通，TG1断开

TG1导通，TG2断开Q=DQ不变292.传输门控D锁存器(c)E=0时(b)E=1例4

工作波形30例4工作波形303.D锁存器的动态特性定时图:表示电路动作过程中，对各输入信号的时间要求以及输出对输入信号的响应时间。

313.D锁存器的动态特性定时图:表示电路动作过程中，对各输入74HC/HCT373八D锁存器

4.典型集成电路3274HC/HCT373八D锁存器

4.典型集成电路3274HC/HCT373的功能表工作模式输入内部锁存器状态输出LEDnQn使能和读锁存器

（传送模式）LHLLLLHHHH锁存和读锁存器LLL*LLLLH*HH锁存和禁止输出H×××高阻H×××高阻L*和H*表示门控电平LE由高变低之前瞬间Dn的逻辑电平。3374HC/HCT373的功能表工作模式输入内部锁存器作业题238页：5.2.4，5.2.5

34作业题238页：5.2.4，5.2.5345锁存器和触发器5.1双稳态存储单元电路5.2锁存器5.3触发器的电路结构和工作原理5.4触发器的逻辑功能355锁存器和触发器5.1双稳态存储单元电路5.2锁存本章学习基本要求1、掌握锁存器、触发器的电路结构和工作原理；2、熟练掌握SR触发器、JK触发器、D触发器及T触发器的逻辑功能；3、正确理解锁存器、触发器的动态特性。36本章学习基本要求1、掌握锁存器、触发器的电路结构和工作原理；

时序逻辑电路:锁存器和触发器是构成时序逻辑电路的基本逻辑单元。结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不仅与当前的输入信号有关，而且与此前电路的状态有关。

37时序逻辑电路:锁存器和触发器是构成时序逻辑电路的基本逻辑单反馈5.1.2双稳态存储单元电路Q端的状态定义为电路输出状态。电路有两个互补的输出端1.电路结构38反馈5.1.2双稳态存储单元电路Q端的状态定义为电路2、数字逻辑分析——电路具有记忆1位二进制数据的功能。

如Q=1如Q=010010110392、数字逻辑分析——电路具有记忆1位二进制数据的功能。如5.2.1SR锁存器5.2锁存器5.2.1D锁存器405.2.1SR锁存器5.2锁存器5.2.1D锁5.2.1SR锁存器5.2锁存器1.基本SR锁存器初态：R、S信号作用前Q端的状态，用Qn表示。次态：R、S信号作用后Q端的状态，用Qn+1表示。415.2.1SR锁存器5.2锁存器1.基本SR锁存器4281)工作原理R=0、S=0状态不变00若初态Qn=1101若初态

Qn=001000431)工作原理R=0、S=0状态不变00若初态Qn=无论初态Qn为0或1，锁存器的次态为为1态。信号消失后新的状态将被记忆下来。01若初态Qn=1101若初态Qn=0010010R=0、S=1置144无论初态Qn为0或1，锁存器的次态为为1态。信号消失后新无论初态Qn为0或1，锁存器的次态为0态。信号消失后新的状态将被记忆下来。10若初态Qn=1110若初态Qn=0100101R=1、S=0置045无论初态Qn为0或1，锁存器的次态为0态。信号消失后新的1100S=1、R=1无论初态Qn为0或1，触发器的次态、都为0。状态不确定约束条件:SR=0当S、R同时回到0时，由于两个与非门的延迟时间无法确定，使得锁存器最终稳定状态也不能确定。触发器的输出既不是0态，也不是1态461100S=1、R=1无论初态Qn为0或1，触发器的次3）工作波形473）工作波形13反馈输入端输出端由两个与非门组成

电路结构与逻辑符号

锁存器由逻辑门加反馈电路构成，电路有两个互补的输出端Q和,其中Q的状态称为锁存器的状态。用与非门构成的基本SR锁存器国标逻辑符号48反馈输入端输出端由两个与非门组成电路结构与逻辑符号

2、工作原理1)无有效电平输入（S=R=1）时，锁存器保持稳定状态不变11若初态Qn=1若初态

Qn=010101011492、工作原理1)无有效电平输入（S=R=1）时，锁存器保2)在有效电平作用下（S=0、R=1），无论初态Qn为0或1，锁存器都会转变为1态。

01若初态Qn=1若初态Qn=0101010110这种情况称将锁存器置1或置位。S端称为锁存器的置1端或置位端。502)在有效电平作用下（S=0、R=1），无论初态Qn

3)在有效电平作用下（S=1、R=0

），无论初态Qn为0或1，锁存器都会转变为0态。10初态Qn=xx10这种情况称将锁存器置0或复位。R端称为锁存器的置0端或复位端。513)在有效电平作用下（S=1、R=0），无论初态Q4)当（S=0、R=0）时，无论初态Qn为0或1，锁存器状态不定。

00初态Qn=x11

R=0、S=0时：Q=Q=1，不符合锁存器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定锁存器是处于1状态还是0状态。所以锁存不允许出现这种情况，这就是基本RS锁存器的约束条件。此状态为不定状态。为避免不定状态，对输入信号应加S+R=1的约束条件。524)当（S=0、R=0）时，无论初态Qn为0或1，3、触发方式011010置1端置0端基本锁存器的触发方式属电平触发。

533、触发方式011010置1端置0端基本锁存器的触发方式属电S

R

1

1

0

0

1

1

1

1

0

1

0

1

0

1

1

1

1

0

0

0

1

0

1

0

0

0

0

不定

0

0

1

不定

4、逻辑功能逻辑功能表R+S=1保持置1置零不定锁存器的新状态Qn+1（也称次态）不仅与输入状态有关，也与锁存器原来的状态Qn（也称现态或初态）有关。54SR1100111101010画工作波形的方法(与非门锁存器）：

1.根据锁存器动作特征确定状态变化的时刻；

2.根据触发器的逻辑功能确定Qn+1。

011101110111011100不定

不变

不定

置1

不变

置1

不变

置0

不变

工作波形能直观地表示其输入信号与输出的时序关系。

55画工作波形的方法(与非门锁存器）：0111011101110例2运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出。56例2运用基本SR锁存器消除机械开关触点抖动引起的脉硬件设计——去抖动电路57硬件设计——去抖动电路232.逻辑门控SR锁存器电路结构

国标逻辑符号简单SR锁存器使能信号控制门电路锁存使能输入端582.逻辑门控SR锁存器电路结构2、工作原理

S=0，R=0：Qn+1=Qn

S=1，R=0：Qn+1=1

S=0，R=1：Qn+1=0

S=1，R=1：Qn+1=ФE=1：E=0：状态发生变化。状态不变Q3=SQ4=R锁存使能输入端592、工作原理S=0，R=0：Qn+1=QnS=1，R=0例3逻辑门控SR锁存器的E、S、R的波形如下图所示，锁存器的原始状态为Q=0，60例3逻辑门控SR锁存器的E、S、R的波形如下图所示，锁5.