组成原理教学实验系统名师优质课赛课一等奖市公开课获奖课件

计算机组成原理试验第1页1计算机组成原理试验一、试验教学目标计算机组成原理是计算机与通信类等专业一门关键课程，又是一门试验性很强课程，从课程地位来说，它在先导课和后继课起着承上启下和继往开来作用，含有知识面广，内容多难度大等特点，为了便于学生们学好这门课，结合教材，选取唐都教学仪器企业计算机组成原理试验仪，面向本学院计算机、网工和通信、数理学院信科等专业本科生进行教学试验和课程设计。第2页2经过试验，学生加深对基本理论及基本概念了解，了解计算机系统硬件和软件组成方法，掌握计算机硬件系统中运器、控制器、存放器、输入设备、输出设备和总线系统原理与结构。以培养学生分析和设计计算机各部件能力，尤其是动手能力，使学生做到理论与实践相结合、硬件与软件相结合，逐步到达能利用理论知识设计一些性能良好指令系统，提升自行设计、调试、分析问题和处理问题能力。为后续专业课程学习打下扎实理论基础。第3页3计算机组成原理试验二、试验基本要求本课程要做5个以上试验，范围包括计算机5大部件，现有验证试验，又有综合试验。要求学生必须做好试验前预习准备，包含弄懂各项试验试验原理，熟悉各项试验中相关理论知识，掌握对设计方法，制订试验步骤和统计格式。在试验中学会使用相关仪器设备进行试验测试、观察和分析试验现象、排除试验故障正确方法。统计试验结果，编写试验汇报。学期试验课程结束后进行试验课程考评。第4页4三、试验项目设置与内容第5页5主要硬件配置试验系统组成单元及组成芯片第6页6TDN-CD++系统硬件结构图第7页7TDN-CN++系统模块单元介绍1、电源单元采取是三路高效开关电源作为系统工作和试验电源，其主要技术指标为：输入电压：AC165—260V输出电压／电流：5V/2A、12V/0.2A、-12V/0.2A输出功率：15W效率：≥75％稳压性能：电压调整率≤0.2%负载调整率≤0.5%纹波系数≤0.5%工作环境温度：-5℃—40℃系统电源已置于电路板下方机箱内，电源开关在电路板左上角。当关闭电源后，不要马上重新开启，关闭到重新开启之间需要最少３０秒间隔。第8页8TDN-CN++系统模块单元介绍2、单片机控制单元（8051UNIT）此单元为CM++特有单元，控制单元主要包含：（1）89C51无外扩存放器（数据和程序存放器）最小系统；（2）3片74LS245组成24为微代码I/O接口（3）P3.0,P3.1和1488,1489组成PC串行通讯接口（4）P2.0-P2.5组成6位微地址总线；（5）数据通路控制信号隔离电路（2片74LS245组成）第9页9TDN-CN++系统模块单元介绍3、逻辑信号测量单元（OSCUNIT）本单元位于试验系统板左上方，其标注有OSCUNIT，本单元提供两路逻辑信号PC示波器，用于测试数字信号波形，其电路组成如图3-14所表示。第10页10TDN-CN++系统模块单元介绍4、微控制器电路单元（MICRO-CONTROLLERUNIT）本系统微控制器单元电路主要由编程部分和关键微控制器部分组成，其电路组成如图3-6所表示。编程部分是经过编程开关对应状态选择及由CLK,CLK0引入节拍脉冲控制来完成将预先定义好机器指令对应微代码程序写入到2816控制存放器中，并能够对控制存放器中机器代码程序进行校验。该系统含有本机现场直接编程功效，且因为选取2816E2PROM芯片为控制存放器，所以含有掉电保护功效。关键微控制器主要完成接收机器指令译码器送来代码，使控制转向对应机器指令对应首条微代码程序，对该条机器指令功效进行解释或执行工作。

第11页11TDN-CN++系统模块单元介绍5、信号源此单元位于STATEUNIT左侧，标有SIGNALUNIT,其电路组成如图3-5-3所表示，可先调整W1,使H23端输出用户期望某一频率波形信号，信号频率在30HZ-300HZ；然后，再调整W2使H23端输出特定占空比信号，供试验时选择使用。第12页12TDN-CN++系统模块单元介绍6、时序电路单元（STATEUNIT）时序电路单元位于装置左上部，其电路由四部分组成：消抖电路（KK1）、时序控制（TS1、TS2、TS3、TS4）、时钟信号源（＄）、拨动二进制开关组（STOP、STEP）。第13页13TDN-CN++系统模块单元介绍7.运算器单元（ALUUNIT）运算器单元位于试验线路板左部，它包含运算器单元和存放器堆单元。图中虚线框内线已在线路板上连好，虚线框上信号线为引出线，在装置中可找到对应丝印字，以下各单元类同。运算器单元由以下部分组成：两片74LS181组成了并-串型8位ALU；两个8为存放器DR1和DR2作为暂存工作存放器，保留参数或中间运算结果；ALU输出有三态门74LS245经过排针连到数据总线上；一片8位移位存放器74LS299可经过排针连到数据总线上；由GAL和74LS74锁存器组成进位标志控制电路和为零标志控制电路；进位标志和为零标志指示灯。其电路组成如图3-1所表示。第14页14TDN-CN++系统模块单元介绍8、控制信号发生单元（W/RUNIT）此单元位于线路板左中部，用来转换产生各单元电路所需时序信号，以及外总线所需读/写控制信号W/R。该单元电路由2部分组成，详细如图3-12所表示：（1）4个排针引出端T1,T2,T3,T4为时序信号引入端，它们和试验单元中对应时序信号控制端全部相连。在做部分试验时，须将对应线接至KK2来产生单脉冲；做模型机试验时，T1,T2,T3,T4接至STATEUNIT对应TS1,TS2,TS3,TS4即可。（2）在试验中只需适当定义24位微代码信号含义，并将读/写控制位接入到WE上，就可为系统外总线提供W/R信号。第15页15TDN-CN++系统模块单元介绍9、逻辑译码单元（LOGUNIT）本单元主要功效是依据机器指令及对应微代码进行译码使微程序转入对应微地址入口，从而实现微程序次序，分支，循环运行，及三个工作存放器R0,R1,R2选通译码，它们共由两片GAL组成，其电路组成如图3-7所表示：第16页16TDN-CN++系统模块单元介绍10、指示灯单元（LEDUNIT）此单元由4个发光二极管组成，其单元电路如图3-17所表示，用于测量和指示逻辑信号，信号为0时指示灯亮。第17页17TDN-CN++系统模块单元介绍11、存放器堆单元（REGUNIT）这部分由三片8位存放器R0,R1,R2组成，它们用来保留操作数及中间运算结果等。三个存放器输入已联志BUS总线，而三个存放器输出共用一个RJ1引出，待用排线连至总线。其电路组成如图3-2所表示。第18页18TDN-CN++系统模块单元介绍12、计数器与地址存放器单元（ADDRESSUNIT）此单元位于试验线路板中部，由地址存放器AR、程序计数器PC及8为地址显示灯组成。单元中程序计数器及地址存放器输入已接至总线，而程序计数器输出以排针形式引出（ADJ6）,地址存放器输出以排针形式引至外总线单元“EXTBUS”中AD7-AD0，其电路原理如图3-3所表示。第19页19TDN-CN++系统模块单元介绍13、指令存放器单元（INSUNIT）指令存放器单元中指令存放器输出以排针形式引出，组成模型机时用它作为指令译码电路输入，实现程序跳转控制，其电路组成如图3-4所表示。第20页20TDN-CN++系统模块单元介绍14、总线单元（BUSUNIT）本单元位于试验装置中部，包含6组排针，它们是横向对应连通。排针下方是和总线对应8位数据显示灯，以显示总线上二进制数值，将引出排针与总线单元用8孔排针连好，就可组成对应试验电路数据通路。其电路组成如图3-11所表示。第21页21TDN-CN++系统模块单元介绍15、扩展单元（EXUNIT）此单元位于试验装置左下角，单元两侧8线排针为两组独立总线扩展转接区，中间为I/O译码电路，采取一片74LS139作译码器，其电路机构如图3-13所表示。第22页22TDN-CN++系统模块单元介绍16、外总线单元（EXTBUS）此单元位于试验装置中下部，其中AD7-AD0排针为ADDRESSUNIT地址总线输出；D7-D0排针为BUSUNIT数据总线输出；W/R作为W/RUNIT输出读/写控制线；A8,A9为转接插座，可接至MICRO-CONTROLLERUNIT24位控制位中任意两位，作为外设选择信号。第23页23TDN-CN++系统模块单元介绍17-18、PLD单元此单元位于试验装置右下方，有ISP1032UNIT(CPLD芯片)和PCDRIBER(PC编程接口)组成，CPLD芯片全部引脚均以排针形式引出。ISPLS11032芯片可进行再系统编程。编程时由专用电缆将PC-PORT排针接至PC机并口，然后将E-PLD排针接至左边A-PLD（信号对应）即可。可编程逻辑器件英文全称为：programmablelogicdevice即PLD。PLD是做为一个通用集成电路产生，他逻辑功效按照用户对器件编程来确定。普通PLD集成度很高，足以满足设计普通数字系统需要。这么就能够由设计人员自行编程而把一个数字系统“集成”在一片PLD上，而无须去请芯片制造厂商设计和制作专用集成电路芯片了。

第24页24TDN-CN++系统模块单元介绍可编程逻辑器件两种主要类型是现场可编程门阵列（FPGA）和复杂可编程逻辑器件（CPLD）。在这两类可编程逻辑器件中，FPGA提供了最高逻辑密度、最丰富特征和最高性能。现在最新FPGA器件，如XilinxVirtex™系列中部分器件，可提供八百万"系统门"（相对逻辑密度）。这些先进器件还提供诸如内建硬连线处理器（如IBMPowerPC）、大容量存放器、时钟管理系统等特征，并支持各种最新超快速器件至器件（device-to-device）信号技术。FPGA被应用于范围广泛应用中，从数据处理和存放，以及到仪器仪表、电信和数字信号处理等。与此相比，CPLD提供逻辑资源少得多-最高约1万门。不过，CPLD提供了非常好可预测性，所以对于关键控制应用非常理想。而且如XilinxCoolRunner™系列CPLD器件需要功耗极低，第25页25TDN-CN++系统模块单元介绍19、输入设备单元（INPUTDEBICE） 此单元位于试验装置左下角，使用8个拨动开关作为输入设备，其电路原理如图3-9所表示。第26页26TDN-CN++系统模块单元介绍20、主存放器单元（MAINMEM）此单元位于试验装置左下方，用于存放器试验中机器指令，其电路原理如图3-8所表示。第27页27TDN-CN++系统模块单元介绍21、输出设备单元（OUTPUTDEBICE）此单元位于试验装置左下方，作为输出外设，输出数据进入锁存器后由两个数码管显示其值，详细电路原理如图3-10所表示。第28页28TDN-CN++系统模块单元介绍22、开关单元（SWITCHUNIT）此单元位于试验装置右下方，其电路组成如图3-16所表示（只画一组，其它类同），单元中开关都可作为通用电路使用，为预防试验时接至二进制开关产生混乱，二进制开关下方都有丝印字（用户也能够自己定义），全部试验接线时可将试验中各电平控制模拟信号接至对应二进制开关。第29页29TDN-CN++系统模